| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究意义 | 第9页 |
| ·研究发展现状 | 第9-12页 |
| ·本论文结构 | 第12-13页 |
| 第二章 流水线ADC的工作原理 | 第13-45页 |
| ·A/D转换器的主要性能指标 | 第13-18页 |
| ·理想A/D转换特性 | 第13-15页 |
| ·静态性能参数 | 第15-16页 |
| ·动态性能参数 | 第16-18页 |
| ·A/D转换器的种类及特点 | 第18-24页 |
| ·全并行(Flash) | 第18-20页 |
| ·半并行(Semi-Flash) | 第20页 |
| ·折叠-插值(Folding and Interpolating) | 第20-21页 |
| ·流水线(Pipelined) | 第21-22页 |
| ·并行时间交织(Parallel Time-Interleaved) | 第22-24页 |
| ·流水线 ADC的系统设计 | 第24-33页 |
| ·系统结构 | 第24-26页 |
| ·流水线子级的分辨率分析 | 第26-29页 |
| ·1.5-bit量化和数字纠错原理 | 第29-33页 |
| ·非理想特性和误差来源 | 第33-40页 |
| ·子级ADC误差 | 第33-34页 |
| ·运算放大器非理想特性 | 第34-37页 |
| ·电容失配(Mismatch) | 第37-38页 |
| ·MOS开关非理想特性 | 第38-39页 |
| ·热噪声(Thermal Noise)限制 | 第39页 |
| ·采样时钟抖动(Jitter) | 第39-40页 |
| ·流水线 ADC的主要设计约束 | 第40-45页 |
| ·电容取值与优化 | 第40-41页 |
| ·放大器有限开环增益 | 第41页 |
| ·放大器的稳定速度 | 第41-45页 |
| 第三章 开关电容电路的设计 | 第45-65页 |
| ·开关电容基本原理 | 第45-47页 |
| ·采样保持电路 | 第47-61页 |
| ·两种常用结构的比较分析 | 第47-50页 |
| ·精度分析和电容值优化 | 第50-52页 |
| ·速度分析和开关优化 | 第52-55页 |
| ·电荷注入问题和时钟信号优化 | 第55-57页 |
| ·下极板采样技术 | 第57-58页 |
| ·实际电路和仿真结果 | 第58-61页 |
| ·MDAC电路 | 第61-65页 |
| ·电路设计 | 第61-62页 |
| ·仿真结果 | 第62-65页 |
| 第四章 模块电路的设计与实现 | 第65-85页 |
| ·运算放大器 | 第65-79页 |
| ·运算放大器性能参数 | 第65-66页 |
| ·几种放大器结构的比较 | 第66-72页 |
| ·共模反馈(CMFB) | 第72-73页 |
| ·OTA的设计 | 第73-77页 |
| ·仿真结果 | 第77-79页 |
| ·动态比较器 | 第79-82页 |
| ·动态比较器原理 | 第79-80页 |
| ·电路设计 | 第80-81页 |
| ·仿真结果 | 第81-82页 |
| ·电压基准源 | 第82-83页 |
| ·时钟产生电路 | 第83-85页 |
| 第五章 版图绘制与仿真、测试 | 第85-97页 |
| ·版图绘制中的主要考虑 | 第85-92页 |
| ·MOS的匹配考虑 | 第85-87页 |
| ·电容匹配 | 第87-88页 |
| ·电阻匹配 | 第88页 |
| ·门锁效应(Latch-up)和guard ring | 第88-89页 |
| ·压焊块(PAD)的ESD保护设计 | 第89-90页 |
| ·总体布局的考虑 | 第90-92页 |
| ·系统仿真结果 | 第92-95页 |
| ·直流输入响应 | 第92页 |
| ·交流输入响应 | 第92-93页 |
| ·频率特性 | 第93-95页 |
| ·芯片流片及测试 | 第95-96页 |
| ·流水线 ADC性能总结 | 第96-97页 |
| 第六章 总结和展望 | 第97-99页 |
| 参考文献 | 第99-101页 |
| 致谢 | 第101页 |
