VHDL并行模拟算法的研究

第一章 专用集成电路设计与VHDL语言	第1-17页
·ASIC设计面临严峻的挑战	第7-8页
·硬件描述语言VHDL的出现与发展状况	第8-9页
·VHDL语言的特点	第9-10页
·自上而下的设计方法	第10-11页
·VHDL混合级模拟	第11-14页
·硬件结构特性的体现	第11-12页
·硬件的并发模拟	第12-13页
·混合级描述级混合级模拟	第13-14页
·VHDL程序结构	第14-17页
第二章 模拟综述	第17-34页
·逻辑模拟目的	第17-18页
·逻辑模拟过程	第18-20页
·逻辑模拟模型	第20-21页
·VHDL模拟算法	第21-24页
·VHDL模拟周期	第21-22页
·常用算法	第22-24页
·分布式并行模拟	第24-34页
·确立	第25-26页
·划分	第26-27页
·通讯	第27页
·同步	第27-33页
·并行离散事件模拟中的同时事件	第33-34页
第三章 一种VHDL并行模拟算法的设计与实现	第34-71页
·编译及其中间结构	第34-38页
·一种成本划分算法	第38-42页
·排序	第42-53页
·排序功能	第42页
·排序思想	第42-43页
·算法涉及的数据结构	第43-48页
·排序组成部分	第48-53页
·PVM环境下的通讯	第53-55页
·保守的同步方法	第55-56页
·模拟	第56-71页
·算法基础	第56-57页
·模拟思想	第57-58页
·变量说明	第58-59页
·输入、初始化和输出	第59-60页
·模拟总控部分	第60-66页
·原始输入的处理	第66-67页
·初值处理	第67-68页
·模拟动作	第68-71页
第四章 实验结果及结束语	第71-73页
·实验结果	第71-72页
·结束语	第72-73页
参考文献	第73-77页
致谢	第77页