| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 第一章 绪论 | 第9-14页 |
| ·CIS概述 | 第9-10页 |
| ·选题背景及意义 | 第10-12页 |
| ·论文内容安排 | 第12页 |
| ·论文创新点 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 第二章 CIS系统架构选取与设计 | 第14-24页 |
| ·数字CIS处理系统类型 | 第14-18页 |
| ·像素级CIS处理系统 | 第14-15页 |
| ·列级CIS处理系统 | 第15页 |
| ·芯片级CIS处理系统 | 第15-16页 |
| ·CIS处理系统结构选择 | 第16-18页 |
| ·集成单斜ADC的高速低功耗CIS列并行处理系统 | 第18-20页 |
| ·集成RSD循环ADC的高速CIS列并行处理系统 | 第20-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 集成单斜ADC的高速低功耗CIS列并行处理系统 | 第24-58页 |
| ·三管有源像素 | 第24-27页 |
| ·消除列FPN的采样保持放大器 | 第27-34页 |
| ·消除列FPN的采样保持放大器结构设计 | 第27-30页 |
| ·消除列FPN的采样保持放大器电路设计 | 第30-34页 |
| ·单斜模数转换器 | 第34-52页 |
| ·单斜模数转换器的结构及工作原理 | 第34-35页 |
| ·开关电容阵列斜坡发生器 | 第35-45页 |
| ·两级失调存储比较器 | 第45-49页 |
| ·锁存器模块设计 | 第49-51页 |
| ·寄存器模块设计 | 第51页 |
| ·数字模块设计 | 第51-52页 |
| ·输出多路选择器 | 第52-55页 |
| ·带隙基准电压源和分压电路 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 第四章 集成RSD循环ADC的高速CIS列并行处理系统 | 第58-108页 |
| ·五管有源像素 | 第58-63页 |
| ·RSD循环模数转换器 | 第63-99页 |
| ·循环模数转换器基本原理 | 第64-68页 |
| ·RSD循环模数转换器结构改进 | 第68-70页 |
| ·主模块电路设计 | 第70-74页 |
| ·增益提高放大器结构及电路设计 | 第74-83页 |
| ·子ADC模块结构及电路设计 | 第83-87页 |
| ·子DAC模块设计 | 第87-88页 |
| ·数字逻辑校正 | 第88-89页 |
| ·时钟产生电路设计实现 | 第89-92页 |
| ·反向失调存储技术 | 第92-96页 |
| ·电容拆分技术 | 第96-99页 |
| ·高速流水线数据读出技术 | 第99-101页 |
| ·低电压差分数据输出（LVDS） | 第101-106页 |
| ·LVDS基本原理 | 第101-102页 |
| ·低电压LVDS设计 | 第102-106页 |
| ·本章小结 | 第106-108页 |
| 第五章 CIS系统及关键模块测试 | 第108-116页 |
| ·测试系统构建 | 第109-110页 |
| ·测试结果 | 第110-115页 |
| ·消除列FPN采样保持放大器 | 第110-111页 |
| ·开关电容阵列斜坡发生器 | 第111页 |
| ·两级失调存储比较器 | 第111-113页 |
| ·单斜模数转换器 | 第113页 |
| ·RSD循环模数转换器 | 第113-115页 |
| ·CIS系统测试 | 第115页 |
| ·本章小结 | 第115-116页 |
| 第六章 总结 | 第116-118页 |
| ·全文总结 | 第116-117页 |
| ·未来工作展望 | 第117-118页 |
| 参考文献 | 第118-125页 |
| 发表论文和参加科研情况说明 | 第125-126页 |
| 致谢 | 第126页 |