摘要 | 第1-14页 |
ABSTRACT | 第14-16页 |
第一章 绪论 | 第16-42页 |
·课题研究背景 | 第16-25页 |
·抗辐照集成电路的应用需求 | 第16-18页 |
·辐射环境 | 第18-21页 |
·电离辐射效应 | 第21-25页 |
·单粒子效应的研究现状 | 第25-37页 |
·机理的研究 | 第25-26页 |
·建模和模拟技术的研究 | 第26-30页 |
·加固方法的研究 | 第30-36页 |
·相关研究存在的不足 | 第36-37页 |
·本文的研究内容 | 第37-38页 |
·本文的主要贡献 | 第38-39页 |
·论文的组织结构 | 第39-42页 |
第二章 抗 SEU 加固存储单元设计 | 第42-50页 |
·相关工作 | 第42-43页 |
·新型的SEU 加固存储单元 | 第43-46页 |
·加固存储单元结构 | 第43-45页 |
·正常操作 | 第45页 |
·翻转后的恢复 | 第45-46页 |
·模拟和比较 | 第46-49页 |
·本章小结 | 第49-50页 |
第三章 电荷共享的温度相关性及对存储单元的影响 | 第50-70页 |
·介绍 | 第50页 |
·模拟的流程和设置 | 第50-53页 |
·电荷共享温度相关性的模拟研究 | 第53-60页 |
·模拟结果 | 第53-56页 |
·讨论 | 第56-60页 |
·存储单元中MBU 和MNU 的模拟研究 | 第60-66页 |
·SRAM 单元中的 MBU | 第60-62页 |
·加固存储单元中的MNU | 第62-66页 |
·电荷共享的加固方法 | 第66-68页 |
·增加距离 | 第66页 |
·插入保护环 | 第66-68页 |
·版图形式 | 第68页 |
·本章小结 | 第68-70页 |
第四章 超深亚微米工艺下电路级SET 脉冲的耦合注入 | 第70-82页 |
·介绍 | 第70页 |
·超深亚微米工艺下的SET 脉冲 | 第70-73页 |
·耦合的和独立的SET 脉冲建模方法 | 第70-71页 |
·与电路响应耦合的电荷收集 | 第71-73页 |
·基于LUT 的SET 的耦合模型 | 第73-76页 |
·瞬时电流和电压的关系 | 第73页 |
·IHI 的建模 | 第73-74页 |
·LUT 的构造 | 第74-76页 |
·SPICE 中的实现 | 第76-77页 |
·在SPICE 中加入二维LUT 电流源器件 | 第76-77页 |
·使用二维LUT 电流源的SPICE 模拟 | 第77页 |
·实验及结果 | 第77-80页 |
·本章小结 | 第80-82页 |
第五章 SERAR:组合逻辑中SET 重汇聚分析方法 | 第82-102页 |
·介绍 | 第82页 |
·SET 软错误率分析的数学模型 | 第82-87页 |
·基本定义和假设 | 第83-84页 |
·输入向量 | 第84页 |
·原始错误生成 | 第84页 |
·逻辑屏蔽计算 | 第84-86页 |
·电气屏蔽计算 | 第86页 |
·基于概率的锁存窗口屏蔽计算 | 第86-87页 |
·SET 重汇聚的分析技术 | 第87-93页 |
·2 输入逻辑门的重汇聚分析 | 第87-91页 |
·N 输入逻辑门上的重汇聚分析 | 第91-93页 |
·SET 重汇聚及对软错误率的影响 | 第93-94页 |
·SERAR 的实现 | 第94-95页 |
·实验与比较 | 第95-100页 |
·实验条件设置 | 第95-96页 |
·软错误结果 | 第96-100页 |
·时间空间代价及分析 | 第100页 |
·本章小结 | 第100-102页 |
第六章 基于PD SOI 工艺的抗辐照SRAM 设计 | 第102-114页 |
·介绍 | 第102页 |
·SOI 器件的结构特点 | 第102-103页 |
·SOI SRAM 设计 | 第103-107页 |
·电路设计 | 第103-105页 |
·版图 | 第105-106页 |
·模拟验证及特征化 | 第106-107页 |
·抗辐照加固设计 | 第107-110页 |
·SOI 器件中的辐射损伤 | 第107-108页 |
·抗辐照加固设计 | 第108-110页 |
·SRAM 的流片及测试 | 第110-112页 |
·本章小结 | 第112-114页 |
第七章 总结 | 第114-118页 |
·工作总结 | 第114-115页 |
·工作展望 | 第115-118页 |
致谢 | 第118-120页 |
参考文献 | 第120-131页 |
作者在学期间取得的学术成果 | 第131-133页 |
附录A SPICEdev 数据结构定义 | 第133-134页 |