| 致谢 | 第5-6页 |
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 序言 | 第10-14页 |
| 1 引言 | 第14-18页 |
| 1.1 课题研究的背景及意义 | 第14-16页 |
| 1.1.1 多处理器SoC | 第14-15页 |
| 1.1.2 传统片上通信方案 | 第15页 |
| 1.1.3 NoC的出现 | 第15-16页 |
| 1.2 国内外研究状况 | 第16-17页 |
| 1.3 课题的主要工作及章节安排 | 第17-18页 |
| 2 多核SOC验证技术 | 第18-28页 |
| 2.1 多核SOC验证概述 | 第18页 |
| 2.2 验证的概念 | 第18-19页 |
| 2.3 多核SOC验证的研究内容 | 第19-20页 |
| 2.4 传统的多核SOC验证技术 | 第20-25页 |
| 2.4.1 功能验证 | 第20-23页 |
| 2.4.2 形式验证 | 第23-24页 |
| 2.4.3 时序验证 | 第24-25页 |
| 2.5 软/硬件协同验证 | 第25-26页 |
| 2.6 本章小结 | 第26-28页 |
| 3 基于片上网络多核CPU架构的设计 | 第28-36页 |
| 3.1 传统的多核间的通信架构 | 第28-29页 |
| 3.1.1 基于点对点的通信架构 | 第28页 |
| 3.1.2 基于共享总线的通信架构 | 第28-29页 |
| 3.2 基于片上网络多核间通信架构的设计 | 第29-34页 |
| 3.2.1 NOC体系结构综述 | 第29-31页 |
| 3.2.2 NOC拓扑结构的设计 | 第31-32页 |
| 3.2.3 NOC路由算法的分析与选取 | 第32-33页 |
| 3.2.4 NOC交换策略 | 第33-34页 |
| 3.3 本章小结 | 第34-36页 |
| 4 基于片上网络多核CPU硬件的设计 | 第36-46页 |
| 4.1 NOC路由节点的设计 | 第36-39页 |
| 4.1.1 发送端口—Master Router的设计 | 第37页 |
| 4.1.2 接收端口—Slaver Router的设计 | 第37-38页 |
| 4.1.3 数据分配器的设计 | 第38页 |
| 4.1.4 仲裁器的设计 | 第38-39页 |
| 4.2 片上网络结构的实现 | 第39-43页 |
| 4.2.1 主环主核模块的实现 | 第40-41页 |
| 4.2.2 主环从核模块实现 | 第41-43页 |
| 4.2.3 从环从核模块实现 | 第43页 |
| 4.3 十六核NOC的工作流程 | 第43-45页 |
| 4.4 本章小结 | 第45-46页 |
| 5 协同验证 | 第46-76页 |
| 5.1 基于仿真平台的软硬件协同仿真验证 | 第46-57页 |
| 5.1.1 硬件设计 | 第46页 |
| 5.1.2 软件设计 | 第46-50页 |
| 5.1.3 仿真平台的设计 | 第50-52页 |
| 5.1.4 16核NOC的协同验证 | 第52-57页 |
| 5.2 基于FPGA原型的协同验证 | 第57-73页 |
| 5.2.1 基于FPGA原型的协同验证的优势和挑战 | 第58-59页 |
| 5.2.2 FPGA原型验证的技术研究 | 第59-67页 |
| 5.2.3 FPGA原型验证平台的设计 | 第67-68页 |
| 5.2.4 FPGA原型验证平台的实现 | 第68-69页 |
| 5.2.5 FPGA硬件实现过程 | 第69-71页 |
| 5.2.6 软硬件调试与验证 | 第71-73页 |
| 5.3 性能分析 | 第73-74页 |
| 5.4 本章小结 | 第74-76页 |
| 6 结论 | 第76-78页 |
| 6.1 总结 | 第76-77页 |
| 6.2 展望 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 作者简历及攻读硕士/博士学位期间取得的研究成果 | 第80-84页 |
| 学位论文数据集 | 第84页 |
