ATE可重构仪器资源研制
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景、目的及意义 | 第10-11页 |
| 1.2 国内外研究现状及分析 | 第11-13页 |
| 1.2.1 可重构仪器资源 | 第11-12页 |
| 1.2.2 自动测试系统总线 | 第12-13页 |
| 1.3 课题主要研究内容 | 第13页 |
| 1.4 本文结构 | 第13-15页 |
| 第2章 总体方案 | 第15-25页 |
| 2.1 关键环节分析 | 第15-18页 |
| 2.1.1 仪器功能设计与技术指标 | 第15-17页 |
| 2.1.2 共享通道与共用管脚设计 | 第17-18页 |
| 2.1.3 数据可靠传输设计 | 第18页 |
| 2.2 系统实现方案 | 第18-24页 |
| 2.2.1 主处理器选择 | 第18-19页 |
| 2.2.2 系统总体设计方案 | 第19-20页 |
| 2.2.3 硬件设计总体方案 | 第20-21页 |
| 2.2.4 网络通讯接口方案 | 第21页 |
| 2.2.5 功能电路方案 | 第21-23页 |
| 2.2.6 保护电路设计方案 | 第23页 |
| 2.2.7 软件方案设计 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第3章 硬件设计 | 第25-42页 |
| 3.1 CPU 及外围电路设计 | 第25-28页 |
| 3.1.1 复位电路设计 | 第25-26页 |
| 3.1.2 扩展存储器设计 | 第26-28页 |
| 3.1.3 以太网接口设计 | 第28页 |
| 3.2 功能电路硬件设计 | 第28-34页 |
| 3.2.1 高压测量通道设计 | 第28-30页 |
| 3.2.2 高速数据采集通道设计 | 第30-31页 |
| 3.2.3 可重构通道设计 | 第31-33页 |
| 3.2.4 DA 激励输出电路设计 | 第33-34页 |
| 3.3 电源设计 | 第34-36页 |
| 3.4 FPGA 逻辑设计 | 第36-41页 |
| 3.4.1 复位/片选模块 | 第36页 |
| 3.4.2 数字多用表模块 | 第36-37页 |
| 3.4.3 高速 AD 处理模块 | 第37-38页 |
| 3.4.4 低速 AD 处理模块 | 第38-39页 |
| 3.4.5 计数器模块 | 第39-40页 |
| 3.4.6 DA 控制模块 | 第40-41页 |
| 3.5 本章小结 | 第41-42页 |
| 第4章 软件设计与实现 | 第42-54页 |
| 4.1 DSP 固化程序 | 第42-51页 |
| 4.1.1 开发环境及工具介绍 | 第42-43页 |
| 4.1.2 网络通讯功能设计 | 第43-44页 |
| 4.1.3 Web 服务器设计 | 第44-45页 |
| 4.1.4 网页设计 | 第45-46页 |
| 4.1.5 LAN 发现功能设计 | 第46-48页 |
| 4.1.6 功能任务与多线程设计 | 第48-51页 |
| 4.2 上位机软件设计 | 第51-53页 |
| 4.3 本章小结 | 第53-54页 |
| 第5章 系统测试 | 第54-63页 |
| 5.1 测试环境搭建 | 第54-55页 |
| 5.2 LXI 接口部分测试 | 第55-57页 |
| 5.2.1 网络通讯测试 | 第55页 |
| 5.2.2 Web 服务器测试 | 第55-56页 |
| 5.2.3 LAN 发现功能测试 | 第56-57页 |
| 5.3 功能任务部分测试 | 第57-60页 |
| 5.3.1 数字多用表功能测试 | 第57-58页 |
| 5.3.2 模拟量采集测试 | 第58-59页 |
| 5.3.3 计数器功能测试 | 第59-60页 |
| 5.3.4 DA 输出测试 | 第60页 |
| 5.4 软硬件调试 | 第60-62页 |
| 5.4.1 调试方法 | 第60-61页 |
| 5.4.2 调试中的问题及其解决措施 | 第61-62页 |
| 5.5 本章小结 | 第62-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读学位期间发表的学术论文 | 第67-69页 |
| 致谢 | 第69页 |
