| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 背景介绍 | 第15-17页 |
| 1.2 相关研究以及课题研究意义 | 第17-19页 |
| 1.3 论文大纲 | 第19-21页 |
| 第二章 抗噪声电路设计方法理论分析 | 第21-34页 |
| 2.1 Direct-Mapping MRF电路设计方法 | 第21-24页 |
| 2.2 MRF-Multi-Level(MRF-ML)电路设计方法 | 第24-28页 |
| 2.3 Master-and-Slave MRF电路设计 | 第28-29页 |
| 2.4 Schmitt电路 | 第29-30页 |
| 2.5 CMOS电路 | 第30页 |
| 2.6 H-Tree MRF电路设计方法 | 第30-33页 |
| 2.6.1 H-Tree MRF网络映射 | 第30-32页 |
| 2.6.2 H-Tree MRF马可夫逻辑映射 | 第32-33页 |
| 2.7 本章小结 | 第33-34页 |
| 第三章 抗噪声逻辑门设计方法研究 | 第34-42页 |
| 3.1 输入信号传输门 | 第34-35页 |
| 3.2 逻辑门设计 | 第35-38页 |
| 3.3 逻辑门晶体管级设计 | 第38-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 抗噪声逻辑门设计方法仿真分析 | 第42-48页 |
| 4.1 缓冲器(BUFFER) | 第42页 |
| 4.2 加法器(1 Bit Full Adder) | 第42-44页 |
| 4.3 AOA电路 | 第44-45页 |
| 4.4 超前进位加法器(Carry Look-ahead Adder,CLA) | 第45-47页 |
| 4.5 本章小结 | 第47-48页 |
| 第五章 低电压技术 | 第48-50页 |
| 5.1 衬底偏压技术 | 第48-49页 |
| 5.1.1 零衬底偏压(Zero Body Bias) | 第48-49页 |
| 5.1.2 顺向衬底偏压(Forward Body Bias) | 第49页 |
| 5.1.3 反向衬底偏压(Reverse Body Bias) | 第49页 |
| 5.2 本章小结 | 第49-50页 |
| 第六章 低电压加法器的设计 | 第50-64页 |
| 6.1 双重衬底偏压加法器 | 第50-56页 |
| 6.1.1 加法器电路设计 | 第50-52页 |
| 6.1.2 关键路径分析 | 第52页 |
| 6.1.3 模拟方法与结果 | 第52-56页 |
| 6.1.4 结论 | 第56页 |
| 6.2 动静态混合加法器设计 | 第56-63页 |
| 6.2.1 提出的动静态混合式NTV加法器设计 | 第57-58页 |
| 6.2.2 本设计的电位保持电路 | 第58-60页 |
| 6.2.3 变异影响 | 第60页 |
| 6.2.4 模拟方法与结果 | 第60-63页 |
| 6.2.5 结论 | 第63页 |
| 6.3 本章小结 | 第63-64页 |
| 第七章 总结以及展望 | 第64-65页 |
| 参考文献 | 第65-70页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第70页 |
