| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-23页 |
| ·数字集成电路测试生成算法的相关概念 | 第10-13页 |
| ·基本概念 | 第10-12页 |
| ·故障模型 | 第12-13页 |
| ·数字集成电路测试生成算法概述 | 第13-20页 |
| ·组合电路测试生成算法的研究现状 | 第14-16页 |
| ·时序电路测试生成算法的研究现状 | 第16-20页 |
| ·数字集成电路测试的发展趋势 | 第20-21页 |
| ·本课题的背景和研究内容 | 第21-23页 |
| ·选题的背景 | 第21页 |
| ·本课题研究的内容 | 第21-23页 |
| 第2章 基于神经网络的组合电路测试生成算法 | 第23-38页 |
| ·基于Hopfield 神经网络的组合电路测试生成算法 | 第23-28页 |
| ·Hopfield 神经网络模型 | 第23-24页 |
| ·基本逻辑门电路的Hopfield 神经网络模型 | 第24-26页 |
| ·组合电路的Hopfield 神经网络模型 | 第26-27页 |
| ·组合电路测试生成神经网络模型 | 第27-28页 |
| ·基于三值神经网络的组合电路测试生成算法 | 第28-32页 |
| ·三值神经网络模型 | 第28-29页 |
| ·基本逻辑门电路的三值神经网络模型 | 第29-32页 |
| ·算法的时现 | 第32-36页 |
| ·故障压缩 | 第32-33页 |
| ·电路分块 | 第33页 |
| ·神经网络结构的简化 | 第33页 |
| ·敏化通路选择 | 第33-34页 |
| ·多级蕴涵 | 第34-36页 |
| ·实验结果 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第3章 基于布尔差分的组合电路测试生成算法 | 第38-43页 |
| ·一阶布尔差分法 | 第38-40页 |
| ·二阶布尔差分法 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 组合电路中时滞故障的测试生成 | 第43-52页 |
| ·时滞故障测试的基本知识 | 第43-45页 |
| ·时滞故障模型 | 第43-44页 |
| ·时滞故障测试的硬件模型 | 第44-45页 |
| ·基于固定故障测试生成算法的组合电路时滞故障的测试生成 | 第45-51页 |
| ·基本定义 | 第45-49页 |
| ·算法描述 | 第49-50页 |
| ·实验结果 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读硕士学位期间所发表的学术论文 | 第57-58页 |
| 致谢 | 第58页 |