| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·集成电路的发展 | 第8页 |
| ·超大规模集成电路设计流程 | 第8-10页 |
| ·物理设计过程 | 第10-11页 |
| ·课题研究的主要内容和论文结构 | 第11-12页 |
| 第二章 后端设计中的时序及优化 | 第12-17页 |
| ·延时模型 | 第12-14页 |
| ·参数提取 | 第14-15页 |
| ·时序优化 | 第15-17页 |
| 第三章 基于Physical Compiler+Astro 的后端流程简介 | 第17-22页 |
| ·基于Physical Compiler+ Silicon Ensemble 的后端设计 | 第17-19页 |
| ·Physical Compiler+ Astro 后端流程的选择 | 第19-22页 |
| ·Astro 的特点 | 第19页 |
| ·Physical Compiler 进行标准单元布局（Placement）的特点 | 第19-20页 |
| ·Physical Compiler + Astro 后端设计流程 | 第20-22页 |
| 第四章 基于Physical Compiler+Astro 的后端设计 | 第22-58页 |
| ·GarfieldⅣ芯片简介 | 第22页 |
| ·数据准备 | 第22-28页 |
| ·参考库 | 第22-25页 |
| ·工艺文件 | 第25-26页 |
| ·SDC 文件 | 第26-27页 |
| ·设计建立（Design Setup） | 第27-28页 |
| ·布局规划（Floorplan） | 第28-37页 |
| ·整体规划 | 第29-34页 |
| ·电源/地线规划 | 第34-37页 |
| ·布局（Placement） | 第37-43页 |
| ·布局的目标 | 第37页 |
| ·Garfield SMIC 使用Physical Compiler 进行布局 | 第37-41页 |
| ·Garfield 布局的结果 | 第41-43页 |
| ·时钟树综合（Clock Tree Synthesis） | 第43-52页 |
| ·时钟偏差 | 第44-45页 |
| ·Astro 时钟树综合的方法 | 第45-48页 |
| ·Garfield SMIC 使用Astro 进行时钟树综合 | 第48-52页 |
| ·布线（Routing） | 第52-57页 |
| ·布线及其目标 | 第52-53页 |
| ·Astro 布线方法 | 第53-55页 |
| ·Garfield SMIC 使用Astro 布线 | 第55-57页 |
| ·实验结果 | 第57-58页 |
| 第五章 PC+Astro 的布局布线流程管理 | 第58-62页 |
| ·PC+Astro 布局布线的流程管理方法 | 第58-59页 |
| ·avntrc 文件 | 第59页 |
| ·Makefile 文件 | 第59页 |
| ·命令文件（cmd） | 第59-61页 |
| ·使用PC+Astro 基于脚本方法的布局布线的建议 | 第61-62页 |
| 第六章 总结与展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 附录 | 第64-72页 |
| A: 典型状态下SMIC 库中NAND2X1 单元的延时与跳变延时的查找表(相对于PIN A) | 第64-65页 |
| B: garfield.tdf | 第65-68页 |
| C: Astro 后端设计中的脚本 | 第68-70页 |
| D: garfield.sdc | 第70页 |
| E: Garfield SMIC 后端设计流程管理中使用到的文件 | 第70-72页 |
| 参考文献 | 第72-73页 |
| 硕士期间发表论文 | 第73页 |
