针对GSTE的电路模型抽取
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·引言 | 第10-11页 |
| ·研究背景与意义 | 第11-13页 |
| ·研究背景 | 第11-12页 |
| ·研究意义 | 第12-13页 |
| ·主要研究内容 | 第13-14页 |
| ·章节安排 | 第14-16页 |
| 第二章 验证概念与方法介绍 | 第16-33页 |
| ·模型检测介绍 | 第16-21页 |
| ·模型检测系统模型 | 第17页 |
| ·模型检测验证规范 | 第17-20页 |
| ·模型检测算法介绍 | 第20-21页 |
| ·模型检测总结 | 第21页 |
| ·符号轨迹赋值算法（STE）介绍 | 第21-25页 |
| ·STE 系统模型 | 第22页 |
| ·STE 系统性质描述 | 第22-24页 |
| ·STE 算法流程简介 | 第24页 |
| ·STE 算法总结 | 第24-25页 |
| ·广义符号轨迹赋值算法（GSTE）介绍 | 第25-32页 |
| ·GSTE 系统模型 | 第25-26页 |
| ·GSTE 性质描述 | 第26-28页 |
| ·GSTE 算法介绍 | 第28-31页 |
| ·GSTE 算法总结 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 软件总体框架以及描述语言设计 | 第33-51页 |
| ·现有验证工具比较 | 第33-41页 |
| ·验证工具SMV | 第33-35页 |
| ·验证工具VIS | 第35-38页 |
| ·验证工具COSPAN | 第38-40页 |
| ·验证工具FORTE | 第40-41页 |
| ·电路描述语言以及性质描述语言设计 | 第41-48页 |
| ·电路描述语言VERILOG 介绍 | 第41-44页 |
| ·电路建模语言设计 | 第44-46页 |
| ·电路性质描述语言设计 | 第46-48页 |
| ·验证工具框架设计 | 第48-49页 |
| ·技术路线和方案 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 电路模型抽取与仿真的实现 | 第51-78页 |
| ·电路模型介绍 | 第51-55页 |
| ·方程表示法 | 第51-52页 |
| ·自动机表示法 | 第52-53页 |
| ·网表表示法 | 第53-55页 |
| ·二叉判定图介绍及电路模型的表示 | 第55-61页 |
| ·BDD 介绍 | 第55-58页 |
| ·电路模型的BDD 表示 | 第58-61页 |
| ·LEX 和YACC 介绍及电路模型抽取前端实现 | 第61-66页 |
| ·LEX 呢YACC 介绍 | 第61-65页 |
| ·电路模型抽取前端实现 | 第65-66页 |
| ·电路模型抽取算法及实现 | 第66-72页 |
| ·仿真算法及实现 | 第72-75页 |
| ·实现结果 | 第75-77页 |
| ·本章小结 | 第77-78页 |
| 第五章 总结与展望 | 第78-81页 |
| ·本文总结 | 第78-79页 |
| ·主要研究成果和创新点 | 第78-79页 |
| ·存在的不足 | 第79页 |
| ·下一步工作的展望和设想 | 第79-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-86页 |
| 个人简历及硕士期间取得的学术成果 | 第86-87页 |
