基于1394总线的数字信息传输系统
| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 1394的性能特点 | 第10-11页 |
| 1.3 1394发展现状及应用 | 第11-13页 |
| 1.4 课题研究的主要内容 | 第13-15页 |
| 第二章 1394总线技术研究 | 第15-30页 |
| 2.1 1394总线拓扑结构 | 第15-18页 |
| 2.1.1 1394线缆及连接器 | 第15-16页 |
| 2.1.2 节点体系结构 | 第16页 |
| 2.1.3 拓扑结构 | 第16-17页 |
| 2.1.4 寻址方式 | 第17-18页 |
| 2.2 1394总线协议结构 | 第18-20页 |
| 2.3 1394通信模型 | 第20-23页 |
| 2.4 总线仲裁 | 第23-25页 |
| 2.4.1 仲裁信号和规则 | 第23-24页 |
| 2.4.2 异步仲裁 | 第24页 |
| 2.4.3 等时仲裁 | 第24-25页 |
| 2.5 1394总线配置 | 第25-27页 |
| 2.5.1 总线初始化 | 第25-26页 |
| 2.5.2 树标识 | 第26页 |
| 2.5.3 自标识 | 第26-27页 |
| 2.6 1394总线管理 | 第27-28页 |
| 2.6.1 循环控制器 | 第27页 |
| 2.6.2 等时资源管理 | 第27-28页 |
| 2.6.3 电源管理 | 第28页 |
| 2.7 本章小结 | 第28-30页 |
| 第三章 1394总线数据传输接口系统硬件设计 | 第30-47页 |
| 3.1 1394总线接口设计 | 第31-38页 |
| 3.1.1 链路层设计 | 第31-36页 |
| 3.1.2 物理层设计 | 第36-38页 |
| 3.2 主控制STM32F103 | 第38-39页 |
| 3.3 双口RAM IDT71V32 | 第39-41页 |
| 3.4 CPLD | 第41-43页 |
| 3.5 电源设计 | 第43-44页 |
| 3.6 系统电路板设计 | 第44-45页 |
| 3.7 本章小结 | 第45-47页 |
| 第四章 1394总线数据传输接口系统软件设计 | 第47-60页 |
| 4.1 主控制器STM32程序设计 | 第47-48页 |
| 4.2 链路层芯片初始化和配置 | 第48-50页 |
| 4.3 1394总线ROM的配置 | 第50-53页 |
| 4.4 中断服务程序 | 第53-56页 |
| 4.5 异步数据包 | 第56-58页 |
| 4.5.1 发送异步数据包 | 第56-57页 |
| 4.5.2 接收异步数据包 | 第57-58页 |
| 4.6 实现DMA传输 | 第58-59页 |
| 4.7 本章小结 | 第59-60页 |
| 第五章 总结与展望 | 第60-64页 |
| 5.1 总结 | 第60-63页 |
| 5.2 展望 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间发表的学术论文目录 | 第67页 |
