摘要 | 第1-4页 |
ABSTRACT | 第4-7页 |
第一章 序论 | 第7-12页 |
·DRAM 简介 | 第7-10页 |
·各种DRAM 之综合比较 | 第10页 |
·DDR SDRAM 控制器的发展 | 第10页 |
·本课题的选题目的和意义 | 第10-12页 |
第二章 DDR SDRAM 的性能和结构特点 | 第12-23页 |
·DDR SDRAM 的结构 | 第12页 |
·DDR SDRAM 的特性 | 第12-13页 |
·DDR SDRAM 的命令及命令控制字 | 第13-14页 |
·DDR SDRAM 的工作原理 | 第14-16页 |
·初始化操作 | 第14-15页 |
·RAS 操作 | 第15页 |
·CAS 操作 | 第15页 |
·预充电(Precharge) | 第15页 |
·突发中止(Burst Terminate) | 第15-16页 |
·自动刷新 | 第16页 |
·DDR SDRAM 关键时序参数 | 第16页 |
·设计存储器系统时DDR SDRAM 芯片的选择 | 第16-17页 |
·本DDR SDRAM 控制器的设计关键技术 | 第17-19页 |
·仲裁策略 | 第17-18页 |
·数据存储结构 | 第18页 |
·控制器实现方式 | 第18页 |
·高速接口设计的挑战 | 第18-19页 |
·AVS1.0 视音频解码器简介 | 第19-23页 |
·与DRAM 控制器接口的各模块简介 | 第20-22页 |
·视音频解码系统的工作流程介绍 | 第22-23页 |
第三章 视音频解码器存储器控制系统的设计方案 | 第23-50页 |
·AVS1.0 存储方案的相关重要概念 | 第23-25页 |
1) 宏块 | 第23页 |
2) 图像类型 | 第23-24页 |
3) 显示顺序和解码顺序的关系 | 第24-25页 |
·AVS1.0 存储方案 | 第25-26页 |
·高清模式下图像数据的存储 | 第25页 |
·标清模式下图像数据的存储 | 第25-26页 |
·存储方案举例 | 第26页 |
·DDR SDRAM 控制器同解码系统各模块的接口 | 第26-29页 |
·输入信号 | 第26-28页 |
·输出信号 | 第28页 |
·写时序 | 第28-29页 |
·读时序 | 第29页 |
·DRAM 控制器的设计 | 第29-50页 |
·仲裁器的设计 | 第30-33页 |
·仲裁器的实现 | 第31-33页 |
·Ctrl_if 模块设计 | 第33-42页 |
·ctrl_if 模块与arbiter 的接口信号 | 第33-34页 |
·异步fifo 设计 | 第34-39页 |
·地址映射 | 第39-41页 |
·地址信息的产生及控制 | 第41-42页 |
·DDR SDRAM 接口模块(dram_interface)设计 | 第42-45页 |
·控制器性能分析 | 第44页 |
·dram_interface 状态机的设计 | 第44-45页 |
·读数据的锁存 | 第45-47页 |
·FPGA 版本DRAM 时钟设计及读数据的锁存 | 第47-50页 |
第四章 DRAM 控制器的仿真与综合 | 第50-61页 |
·控制器仿真 | 第50-54页 |
·DRAM 的初始化 | 第50-51页 |
·precharge 及ras 操作时序 | 第51页 |
·连续的cas 读写操作时序 | 第51-52页 |
·ctrl_if 模块wfifo 的读操作 | 第52页 |
·arbiter 端口时序 | 第52-54页 |
·DRAM 控制器的逻辑综合 | 第54-61页 |
·Design Compiler 简介 | 第54-55页 |
·Design Compiler 的用户界面 | 第54页 |
·Design Compiler 的设置文件 | 第54-55页 |
·Design Compiler 的库要求 | 第55页 |
·Design Compiler 的库设定 | 第55页 |
·Design Compiler 的综合流程 | 第55-56页 |
·DRAM 控制器的综合过程 | 第56-60页 |
·Setup time violation 出现的几种情况 | 第57-60页 |
·DRAM 控制器的形式验证 | 第60-61页 |
第五章 结论 | 第61-62页 |
参考文献 | 第62-63页 |
发表论文和参加科研情况 | 第63-64页 |
致谢 | 第64页 |