| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 图表目录 | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| 1.1 课题的研究背景和来源 | 第13-14页 |
| 1.2 课题研究的国内外发展趋势及意义 | 第14页 |
| 1.3 论文研究的主要内容 | 第14-15页 |
| 1.4 论文的主要内容和章节安排 | 第15-16页 |
| 第二章 验证语言和验证方法的选择 | 第16-24页 |
| 2.1 验证总体方案选择 | 第16-20页 |
| 2.1.1 模拟验证 | 第16-17页 |
| 2.1.2 形式验证 | 第17-18页 |
| 2.1.3 FPGA 原型验证 | 第18-19页 |
| 2.1.4 本项目所采用覆盖率导向的半形式化验证方案 | 第19-20页 |
| 2.2 验证语言的选择 | 第20-22页 |
| 2.2.1 E 语言的功能研究 | 第20-22页 |
| 2.2.2 E 语言的优势 | 第22页 |
| 2.3 本章小结 | 第22-24页 |
| 第三章 Bus Bridge 验证平台的整体框架设计 | 第24-33页 |
| 3.1 原理和设计思路 | 第24-28页 |
| 3.1.1 Bus Bridge 在芯片当中的位置 | 第24-25页 |
| 3.1.2 Bus Bridge 的验证需求 | 第25-26页 |
| 3.1.3 UVM 在 Bus Bridge 设计中的位置 | 第26-27页 |
| 3.1.4 UVM 验证平台的组成 | 第27-28页 |
| 3.2 BusBirdge Testbench 框架结构设计 | 第28-30页 |
| 3.2.1 项目中对于传统 TestBench 结构的改进 | 第28-29页 |
| 3.2.2 基于 UVM 的 Testbench 框架结构设计 | 第29-30页 |
| 3.3 Testbench 的主体设计 | 第30-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 主要功能模块的设计 | 第33-58页 |
| 4.1 Bus Bridge 验证平台目录结构的设计 | 第33-34页 |
| 4.2 主要模块的设计 | 第34-47页 |
| 4.2.1 Data Items 的设计 | 第34-35页 |
| 4.2.2 Driver 的设计 | 第35-37页 |
| 4.2.3 Monitor 的设计 | 第37-39页 |
| 4.2.4 Agent 的设计 | 第39-40页 |
| 4.2.5 Env 的设计和配置 | 第40-41页 |
| 4.2.6 正确性检查的设计 | 第41-43页 |
| 4.2.7 覆盖率接收和检查模块的设计 | 第43-47页 |
| 4.3 设计中的难点及解决办法 | 第47-57页 |
| 4.3.1 如何进行多组件多激励并行测试 | 第47-51页 |
| 4.3.2 如何产生足够多的测试激励 | 第51-53页 |
| 4.3.3 如何对设计性能进行测试 | 第53-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 仿真结果及覆盖率收敛情况 | 第58-67页 |
| 5.1 例化基本组建 | 第58-59页 |
| 5.2 仿真结果 | 第59-66页 |
| 5.3 覆盖率收敛情况 | 第66页 |
| 5.4 本章小结 | 第66-67页 |
| 第六章 层次化公用库的设计 | 第67-73页 |
| 6.1 设计 UVC 级重用 | 第67-68页 |
| 6.2 设计模块级重用 | 第68页 |
| 6.3 设计功能级重用 | 第68页 |
| 6.4 设计事务级重用 | 第68-70页 |
| 6.5 重用公用库创建 Testbench 的一般流程 | 第70页 |
| 6.6 重用公用库设计访存流水线验证平台 | 第70-73页 |
| 第七章 总结与展望 | 第73-75页 |
| 7.1 本文的研究内容和创新 | 第73-74页 |
| 7.2 本文的不足及展望 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士学位期间已发表的学术论文 | 第79页 |
