基于MCP内芯片间I/O接口的设计
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题背景与研究意义 | 第12-13页 |
| 1.2 相关研究 | 第13-14页 |
| 1.3 文章主要工作 | 第14-15页 |
| 1.4 文章结构 | 第15-17页 |
| 第二章 MCP多芯片封装结构及其互连特性分析 | 第17-27页 |
| 2.1 MCP封装内互联 | 第17-18页 |
| 2.1.1 互联结构设计 | 第17-18页 |
| 2.1.2 片间互联线组装特点 | 第18页 |
| 2.2 I/O接口技术 | 第18-25页 |
| 2.2.1 I/O技术概述 | 第19页 |
| 2.2.2 I/O实现技术 | 第19-25页 |
| 2.3 封装内I/O | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 互联线建模与分析 | 第27-41页 |
| 3.1 互联线模型研究 | 第27-29页 |
| 3.1.1 互联线模型分类 | 第27-28页 |
| 3.1.2 互联线模型提取与验证 | 第28-29页 |
| 3.2 高速信号的完整性分析 | 第29-35页 |
| 3.2.1 信号完整性评估方法 | 第31-32页 |
| 3.2.2 信号完整性分析 | 第32-35页 |
| 3.3 OPIO系统的设计考虑因素 | 第35-39页 |
| 3.3.1 无源低功耗信号增强技术研究 | 第35-36页 |
| 3.3.2 接收端阻抗匹配研究 | 第36-38页 |
| 3.3.3 结论 | 第38-39页 |
| 3.4 本章小结 | 第39-41页 |
| 第四章 IO单元的设计与实现 | 第41-61页 |
| 4.1 简介 | 第41页 |
| 4.2 片间IO设计 | 第41-53页 |
| 4.2.1 驱动器设计 | 第41-53页 |
| 4.3 片外IO设计 | 第53-59页 |
| 4.3.1 主体驱动电路 | 第53-55页 |
| 4.3.2 主体接收电路 | 第55-59页 |
| 4.4 本章小结 | 第59-61页 |
| 第五章 版图与验证 | 第61-71页 |
| 5.1 版图设计 | 第61-67页 |
| 5.1.1 设计规则 | 第61页 |
| 5.1.2 设计流程 | 第61-62页 |
| 5.1.3 注意事项 | 第62-67页 |
| 5.2 OPIO版图设计 | 第67-69页 |
| 5.3 本章小结 | 第69-71页 |
| 第六章 结束语 | 第71-72页 |
| 6.1 结论 | 第71页 |
| 6.2 未来展望 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
