电源噪声和信令编码对高速全链路的性能影响分析
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.3 本文研究内容 | 第17-18页 |
| 1.4 论文组织结构 | 第18-20页 |
| 第二章 DDR及其噪声机理 | 第20-28页 |
| 2.1 DDR4结构 | 第20-24页 |
| 2.1.1 DDRx基本架构 | 第20-22页 |
| 2.1.2 DDR4相较于DDR3的改进 | 第22-23页 |
| 2.1.3 DDR4逻辑接口电平 | 第23-24页 |
| 2.2 信号完整性问题 | 第24-26页 |
| 2.2.1 反射 | 第24-25页 |
| 2.2.2 串扰 | 第25-26页 |
| 2.2.3 ISI | 第26页 |
| 2.3 电源噪声 | 第26-28页 |
| 第三章 高速链路的编码与眼图 | 第28-46页 |
| 3.1 全链路结构 | 第28-34页 |
| 3.1.1 发送器 | 第28-31页 |
| 3.1.2 互连 | 第31-32页 |
| 3.1.3 接收器 | 第32-33页 |
| 3.1.4 拓扑结构 | 第33-34页 |
| 3.2 编码特色 | 第34-37页 |
| 3.2.1 数据总线反相（DBI）编码 | 第35-37页 |
| 3.2.2 其他编码 | 第37页 |
| 3.3 眼图及误码率 | 第37-46页 |
| 3.3.1 传统眼图 | 第37-39页 |
| 3.3.2 最坏眼图 | 第39-40页 |
| 3.3.3 误码率 | 第40-43页 |
| 3.3.4 误码率眼图 | 第43-46页 |
| 第四章 高速链路眼图的求解算法研究 | 第46-68页 |
| 4.1 预测最坏电源噪声 | 第46-54页 |
| 4.1.1 求解最坏电源噪声 | 第47-50页 |
| 4.1.2 具体实施例 | 第50-54页 |
| 4.2 快速时域算法 | 第54-55页 |
| 4.3 DDR4仿真平台 | 第55-56页 |
| 4.4 最坏眼图及最坏码型的求解方法 | 第56-63页 |
| 4.4.1 全链路最坏眼图 | 第56-62页 |
| 4.4.2 全链路最坏码型 | 第62-63页 |
| 4.5 误码率眼图的求解方法 | 第63-66页 |
| 4.5.1 求解误码率眼图的整体算法 | 第63页 |
| 4.5.2 求解误码率眼图的详细算法 | 第63-66页 |
| 4.6 分析编码对高速链路性能的影响 | 第66-68页 |
| 第五章 PDN_BER_Tools软件开发 | 第68-74页 |
| 5.1 软件介绍 | 第68-70页 |
| 5.1.1 软件开发环境 | 第68页 |
| 5.1.2 软件开发流程 | 第68-70页 |
| 5.1.3 软件界面介绍 | 第70页 |
| 5.2 结果分析 | 第70-74页 |
| 5.2.1 最坏眼图结果分析 | 第70-72页 |
| 5.2.2 误码率眼图结果分析 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
