| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-20页 |
| ·集成电路发展概述 | 第10-11页 |
| ·成品率问题 | 第11-13页 |
| ·测试芯片概述 | 第13-16页 |
| ·物理设计 | 第16-18页 |
| ·物理设计概述 | 第16-17页 |
| ·物理设计中的布线问题 | 第17-18页 |
| ·研究内容 | 第18页 |
| ·章节安排 | 第18-20页 |
| 第2章 超大规模集成电路布线算法研究 | 第20-31页 |
| ·超大规模集成电路布线问题描述 | 第20页 |
| ·全局布线 | 第20-29页 |
| ·全局布线概述 | 第20-21页 |
| ·全局布线问题建模 | 第21-24页 |
| ·全局布线算法分类 | 第24-29页 |
| ·详细布线 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 二端线网的布线新算法研究 | 第31-42页 |
| ·算法提出的背景 | 第31页 |
| ·算法的基本概念与定义 | 第31-35页 |
| ·自由节点的边界 | 第31-32页 |
| ·闭合边、半开放边和开放边 | 第32-33页 |
| ·自由节点 | 第33-35页 |
| ·算法的基本思想、实现与分析 | 第35-39页 |
| ·算法的基本思想 | 第35-36页 |
| ·算法的实现 | 第36-38页 |
| ·算法的复杂度分析 | 第38-39页 |
| ·实验结果与分析 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 测试芯片设计中的布线算法研究 | 第42-62页 |
| ·测试芯片的布线及遇到的问题 | 第42-44页 |
| ·新的测试芯片布线流程 | 第44-47页 |
| ·测试芯片布线流程中的具体布线算法 | 第47-53页 |
| ·模式布线算法 | 第47-48页 |
| ·单调布线算法 | 第48-50页 |
| ·A~*布线算法 | 第50-53页 |
| ·测试芯片布线流程中的几种优化技术 | 第53-58页 |
| ·将多端线网拆分成二端线网 | 第53-55页 |
| ·拆线重布(Rip-up and Re-route) | 第55-57页 |
| ·局部调整与可调线宽 | 第57-58页 |
| ·实验结果与分析 | 第58-61页 |
| ·本章小结 | 第61-62页 |
| 第5章 结束语 | 第62-63页 |
| 参考文献 | 第63-69页 |
| 致谢 | 第69-70页 |