| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 1 绪论 | 第9-13页 |
| ·引言 | 第9页 |
| ·A/D、D/A 发展动态 | 第9-10页 |
| ·A/D、D/A 工艺的发展动态 | 第10-12页 |
| ·LC2MOS 发展状态 | 第12页 |
| ·本论文研究意义及研究的主要内容 | 第12-13页 |
| 2 一种特殊的BICMOS 工艺——LC~2MOS | 第13-25页 |
| ·BICMOS 工艺简介 | 第13-14页 |
| ·影响器件击穿电压的主要因素 | 第14-20页 |
| ·栅氧化层击穿 | 第15-16页 |
| ·雪崩击穿 | 第16-18页 |
| ·寄生晶体管击穿 | 第18-19页 |
| ·漏源穿通 | 第19页 |
| ·以上几种击穿电压值的比较分析 | 第19-20页 |
| ·常见的高压器件结构 | 第20-23页 |
| ·双扩散MOS（DMOS） | 第20-21页 |
| ·VMOS | 第21页 |
| ·LDDMOS | 第21-22页 |
| ·LDMOS | 第22-23页 |
| ·LC~2MOS 工艺简述 | 第23-24页 |
| ·LC~2MOS 工艺详细流程 | 第24页 |
| ·LC~2MOS 仿真程序 | 第24-25页 |
| 3 LC~2MOS 工艺中各关键器件的参数优化 | 第25-44页 |
| ·JFET 的优化设计 | 第25-30页 |
| ·JFET 简介 | 第25-26页 |
| ·设计目标 | 第26页 |
| ·沟道区设计 | 第26页 |
| ·器件结构示意图 | 第26-27页 |
| ·沟道区杂质浓度和结深的确定 | 第27页 |
| ·击穿电压和夹断电压的优化 | 第27-30页 |
| ·LDDMOS 的优化设计 | 第30-35页 |
| ·设计目标 | 第31页 |
| ·沟道区设计 | 第31页 |
| ·栅氧化层厚度的确定 | 第31-32页 |
| ·LDD 杂质浓度和结深的确定 | 第32-35页 |
| ·VPNP 的优化设计 | 第35-39页 |
| ·PNP 简介 | 第35-37页 |
| ·VPNP 管设计目标 | 第37页 |
| ·VPNP 的结构 | 第37-38页 |
| ·杂质浓度和结深的确定 | 第38-39页 |
| ·齐纳二极管的优化设计 | 第39-44页 |
| ·齐纳二极管简介 | 第39-41页 |
| ·齐纳二极管设计目标 | 第41页 |
| ·齐纳二极管结构 | 第41-42页 |
| ·杂质浓度和结深的确定 | 第42-44页 |
| 4 测试结果与分析 | 第44-54页 |
| ·器件测试结果 | 第44-51页 |
| ·基准源电路与12 位D/A 转换电路测试结果 | 第51-53页 |
| ·基准源电路测试结果 | 第51-52页 |
| ·12 位D/A 转换电路的测试结果 | 第52-53页 |
| ·测试结果分析 | 第53-54页 |
| 5 结论 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 附录A LC~2MOS 仿真程序 | 第58-68页 |
| 附录B 作者在攻读硕士学位期间发表的论文 | 第68页 |