NoC多核处理器FPGA开发板的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-10页 |
| 插图目录 | 第10-12页 |
| 表格目录 | 第12-13页 |
| 縮略词说明表 | 第13-14页 |
| 第一章 绪论 | 第14-24页 |
| ·FPGA与多核处理器 | 第15-16页 |
| ·NoC与多核处理器 | 第16-22页 |
| ·NoC的概述 | 第16-17页 |
| ·NoC技术的研究现状 | 第17-19页 |
| ·NoC的基本概念 | 第19-20页 |
| ·NoC技术的未来 | 第20-22页 |
| ·论文的主要工作与组织结构 | 第22页 |
| ·论文课题来源 | 第22-24页 |
| 第二章 多FPGA开发板的总体设计方案 | 第24-31页 |
| ·NoC多核处理器原型的需求 | 第24-25页 |
| ·多FPGA并行结构的设计方案 | 第25-28页 |
| ·多FPGA的互联结构 | 第25-26页 |
| ·开发板的整体框架及其特点 | 第26-28页 |
| ·FPGA芯片的比较与选择 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 系统接口设计 | 第31-41页 |
| ·多FPGA开发板子系统结构 | 第31页 |
| ·多FPGA配置方式的选择 | 第31-35页 |
| ·多FPGA的JTAG配置方式 | 第32-33页 |
| ·主BPI并行配置模式 | 第33-35页 |
| ·存储资源接口设计 | 第35-38页 |
| ·DDR3 SDRAM的接口设计 | 第35-36页 |
| ·SRAM的接口设计 | 第36-38页 |
| ·外部I/O接口设计 | 第38-39页 |
| ·本章小结 | 第39-41页 |
| 第四章 系统电源设计和时钟驱动分布 | 第41-47页 |
| ·系统功耗估计 | 第41-43页 |
| ·FPGA功耗估计 | 第41-42页 |
| ·其它主要部分功耗估计 | 第42页 |
| ·系统整体功耗估计 | 第42-43页 |
| ·系统电源设计方案 | 第43-44页 |
| ·系统时钟驱动设计方案 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 多FPGA开发板的验证及应用 | 第47-64页 |
| ·板内FPGA芯片间高速信道的测试 | 第47-52页 |
| ·测试模型 | 第47-49页 |
| ·测试方法 | 第49页 |
| ·测试结果 | 第49-52页 |
| ·DDR3 SDRAM控制器设计 | 第52-56页 |
| ·DDR3控制器结构及原理 | 第53-55页 |
| ·DDR3控制器的测试 | 第55-56页 |
| ·Flash烧写平台的设计 | 第56-62页 |
| ·烧写平台硬件逻辑的设计 | 第57-60页 |
| ·Flash烧写软件编写 | 第60-61页 |
| ·烧写平台的仿真与测试 | 第61-62页 |
| ·本章小结 | 第62-64页 |
| 第六章 NoC多处理器原型芯片 | 第64-74页 |
| ·NoC多处理器原型芯片的体系结构 | 第64-70页 |
| ·原型芯片架构的提出 | 第64-66页 |
| ·原型芯片的特征 | 第66-68页 |
| ·原型芯片内的运算簇 | 第68-70页 |
| ·基于原型芯片的软件开发 | 第70-72页 |
| ·原型演示系统 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第七章 总结与展望 | 第74-76页 |
| ·论文总结 | 第74-75页 |
| ·工作展望 | 第75-76页 |
| 参考文献 | 第76-81页 |
| 攻读硕士学位期间发表论文和取得的成果 | 第81-82页 |
| 致谢 | 第82-83页 |
