嵌入PLL大模板卷积ASIC物理设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-16页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状与发展趋势 | 第10-12页 |
| 1.3 本文研究工作内容 | 第12-13页 |
| 1.4 研究方法 | 第13-14页 |
| 1.5 论文结构安排 | 第14-16页 |
| 2 PLL技术参数和物理建模 | 第16-26页 |
| 2.1 PLL技术参数 | 第16页 |
| 2.2 PLL物理建模 | 第16-25页 |
| 2.3 本章小结 | 第25-26页 |
| 3 综合约束与物理综合 | 第26-37页 |
| 3.1 综合约束的基本内容 | 第26页 |
| 3.2 PLL互连信息与综合约束 | 第26-35页 |
| 3.3 物理综合 | 第35-36页 |
| 3.4 本章小结 | 第36-37页 |
| 4 可测试性设计 | 第37-47页 |
| 4.1 可测试性设计简介 | 第37-38页 |
| 4.2 常用的可测试性设计方法 | 第38-44页 |
| 4.3 设计方案分析与结果 | 第44-46页 |
| 4.4 本章小结 | 第46-47页 |
| 5 嵌入PLL芯片布局布线 | 第47-60页 |
| 5.1 布局布线数据准备 | 第47-49页 |
| 5.2 数模混合布局问题 | 第49-54页 |
| 5.3 时钟树综合 | 第54-57页 |
| 5.4 版图布线 | 第57-58页 |
| 5.5 本章小结 | 第58-60页 |
| 6 嵌入PLL数模版图物理验证 | 第60-68页 |
| 6.1 金属密度及DRC检查 | 第60-62页 |
| 6.2 LVS规则检查 | 第62-64页 |
| 6.3 ANTENNA检查 | 第64-67页 |
| 6.4 本章小结 | 第67-68页 |
| 7 总结与展望 | 第68-70页 |
| 7.1 全文总结 | 第68-69页 |
| 7.2 展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
