基于工艺偏差的带隙基准电压源设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 研究背景 | 第12-14页 |
| 1.2 国内外研究现状及发展趋势 | 第14-15页 |
| 1.3 论文结构安排 | 第15-17页 |
| 第二章 成品率问题研究 | 第17-32页 |
| 2.1 成品率影响因素 | 第17-23页 |
| 2.1.1 工艺偏差来源 | 第18-20页 |
| 2.1.2 工艺偏差对电路性能影响 | 第20-23页 |
| 2.2 已有失配模型研究 | 第23-26页 |
| 2.2.1 平方律电流模型 | 第23-26页 |
| 2.2.2 BSIM3\BSIM4模型 | 第26页 |
| 2.3 随机掺杂引起MOS失配机理 | 第26-30页 |
| 2.3.1 RDF对阈值电压的影响 | 第27-28页 |
| 2.3.2 RDF对电流增益因子的影响 | 第28-29页 |
| 2.3.3 阈值偏差与有效迁移率偏差的关系 | 第29-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 基准电压源基本原理 | 第32-46页 |
| 3.1 基准电压源性能指标 | 第32-34页 |
| 3.2 基准电压源分类及工作原理 | 第34-41页 |
| 3.2.1 掩埋齐纳二极管基准源 | 第34-36页 |
| 3.2.2 带隙基准电压源 | 第36-38页 |
| 3.2.2.1 负温度系数电压(VBE) | 第37页 |
| 3.2.2.2 温度系数电压(AVBE) | 第37-38页 |
| 3.2.3 XFET基准源 | 第38-39页 |
| 3.2.4 双阈值型电压基准、栅源电压基准 | 第39-41页 |
| 3.2.5 电压基准源的比较 | 第41页 |
| 3.3 带隙基准电压源基本结构 | 第41-44页 |
| 3.2.1 Wildar带隙基准电压源 | 第41-43页 |
| 3.2.2 Kuijk带隙基准电压源 | 第43-44页 |
| 3.4 本章小结 | 第44-46页 |
| 第四章 基于工艺偏差的核心电路设计 | 第46-60页 |
| 4.1 设计指标 | 第46-47页 |
| 4.2 失配模型 | 第47-49页 |
| 4.3 基于失配的器件设计 | 第49-50页 |
| 4.3.1 MOS管失配 | 第49页 |
| 4.3.2 电阻失配 | 第49页 |
| 4.3.3 晶体管失配 | 第49-50页 |
| 4.4 基于工艺偏差的电路结构改进 | 第50-56页 |
| 4.4.1 运算放大器偏差分析 | 第50-52页 |
| 4.4.2 运放失调对带隙基准电压的影响 | 第52-54页 |
| 4.4.3 电流源偏差影响 | 第54-56页 |
| 4.5 版图优化 | 第56-58页 |
| 4.5.1 MOS管版图优化 | 第56-57页 |
| 4.5.2 电阻的版图布局 | 第57页 |
| 4.5.3 晶体管的版图布局 | 第57-58页 |
| 4.5.4 整体版图布局 | 第58页 |
| 4.6 本章小结 | 第58-60页 |
| 第五章 仿真及实测结果 | 第60-65页 |
| 5.1 HSPICE仿真 | 第60-63页 |
| 5.1.1 仿真环境 | 第60页 |
| 5.1.2 HSPICE仿真结果 | 第60-63页 |
| 5.2 流片测试结果 | 第63-64页 |
| 5.3 本章小结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 工作总结 | 第65-66页 |
| 6.2 未来工作展望 | 第66-67页 |
| 参考文献 | 第67-72页 |
| 作者简介 | 第72页 |
