40纳米工艺下中继器的插入方法研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 引言 | 第11-12页 |
| 1.2 课题来源及研究意义 | 第12-13页 |
| 1.3 本文主要工作 | 第13-14页 |
| 1.4 本文的组织结构 | 第14-16页 |
| 第二章 中继器插入对互连线延时的优化 | 第16-32页 |
| 2.1 40 纳米工艺下的互连线延时 | 第16-18页 |
| 2.2 中继器对线长的优化实验 | 第18-24页 |
| 2.2.1 反相器链对线长的优化 | 第18-21页 |
| 2.2.2 缓冲器对线长的优化 | 第21-22页 |
| 2.2.3 缓冲器和反相器的比较 | 第22-24页 |
| 2.3 串扰的优化方法 | 第24-30页 |
| 2.3.1 互连串扰 | 第24-25页 |
| 2.3.2 串扰的预防 | 第25页 |
| 2.3.3 串扰延时的优化方法 | 第25-30页 |
| 2.4 本章小节 | 第30-32页 |
| 第三章 中继器插入对互连总线延时的优化 | 第32-43页 |
| 3.1 问题描述 | 第32-35页 |
| 3.2 反相器的交错布局 | 第35-37页 |
| 3.2.1 逻辑上的变更 | 第35-36页 |
| 3.2.2 物理上的摆放 | 第36-37页 |
| 3.3 反相器链的规整布线 | 第37-39页 |
| 3.3.1 布线规划 | 第37-38页 |
| 3.3.2 实现流程图 | 第38-39页 |
| 3.4 结果分析 | 第39-42页 |
| 3.5 本章小节 | 第42-43页 |
| 第四章 中继器插入对多扇出互连网络延时的优化 | 第43-57页 |
| 4.1 问题描述 | 第43-44页 |
| 4.2 线长预估 | 第44-45页 |
| 4.3 优化方法 | 第45-50页 |
| 4.3.1 实现难点 | 第46页 |
| 4.3.2 实现方法 | 第46-48页 |
| 4.3.3 具体实现 | 第48-50页 |
| 4.4 结果评估 | 第50-55页 |
| 4.5 本章小结 | 第55-57页 |
| 第五章 总结与展望 | 第57-59页 |
| 5.1 总结 | 第57页 |
| 5.2 展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 作者在学期间取得的学术成果 | 第64页 |
