| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-19页 |
| 1.1 课题背景 | 第12页 |
| 1.2 高速串行接口技术的发展 | 第12-15页 |
| 1.3 国内外研究现状 | 第15-17页 |
| 1.4 论文内容与结构安排 | 第17-19页 |
| 1.4.1 论文内容 | 第17-18页 |
| 1.4.2 论文结构 | 第18-19页 |
| 第二章 相关原理与技术 | 第19-30页 |
| 2.1 常见的信号完整性问题 | 第19-22页 |
| 2.1.1 反射 | 第19页 |
| 2.1.2 串扰 | 第19-20页 |
| 2.1.3 抖动 | 第20页 |
| 2.1.4 频率相关损耗 | 第20-21页 |
| 2.1.5 码间干扰 | 第21-22页 |
| 2.2 均衡原理 | 第22-23页 |
| 2.2.1 时域均衡 | 第23页 |
| 2.3 均衡器结构 | 第23-25页 |
| 2.3.1 FFE | 第23-24页 |
| 2.3.2 DFE | 第24-25页 |
| 2.3.3 FFE与DFE对比 | 第25页 |
| 2.4 预加重技术 | 第25-29页 |
| 2.4.1 预加重原理 | 第25-27页 |
| 2.4.2 预加重抽头数对眼图张开幅度效果的影响 | 第27-29页 |
| 2.4.3 预加重技术与接收端均衡技术对比 | 第29页 |
| 本章小结 | 第29-30页 |
| 第三章 40Gbps高速串行接口控制器自适应均衡部件设计 | 第30-59页 |
| 3.1 自适应均衡部件总体结构 | 第30-37页 |
| 3.1.1 自适应均衡部件关键技术 | 第31-32页 |
| 3.1.2 自适应均衡算法相关理论 | 第32-33页 |
| 3.1.3 边沿迫零算法 | 第33-35页 |
| 3.1.4 总体结构设计 | 第35-37页 |
| 3.2 边沿迫零算法的设计与实现 | 第37-40页 |
| 3.3 均衡参数更新模块 | 第40-44页 |
| 3.3.1 均衡参数更新协议 | 第40-41页 |
| 3.3.2 均衡参数更新协议的实现 | 第41-44页 |
| 3.4 训练报文产生模块 | 第44-50页 |
| 3.4.1 PRBS11产生器 | 第45-48页 |
| 3.4.2 均衡信息的编码 | 第48-50页 |
| 3.5 报文锁定模块 | 第50-55页 |
| 3.5.1 报文锁定关键技术 | 第50-52页 |
| 3.5.2 报文锁定实现 | 第52-55页 |
| 3.6 训练控制模块 | 第55-57页 |
| 3.6.1 训练控制协议 | 第55页 |
| 3.6.2 训练控制协议的实现 | 第55-57页 |
| 3.7 PRBS11检查模块和差分曼彻斯特解码模块 | 第57-58页 |
| 3.7.1 PRBS11检查模块 | 第57-58页 |
| 3.7.2 差分曼彻斯特码解码 | 第58页 |
| 本章小结 | 第58-59页 |
| 第四章 高速串行接口控制器自适应模块验证 | 第59-75页 |
| 4.1 模块级验证 | 第59-62页 |
| 4.1.1 模块级验证策略 | 第59-61页 |
| 4.1.2 模块级验证及结果分析 | 第61-62页 |
| 4.2 系统级验证策略 | 第62-65页 |
| 4.2.1 系统级验证平台介绍 | 第62-64页 |
| 4.2.2 系统级验证过程与结果 | 第64-65页 |
| 4.3 FPGA原型系统验证 | 第65-74页 |
| 4.3.1 FPGA原型验证的优点与不足 | 第66页 |
| 4.3.2 芯片选型 | 第66-67页 |
| 4.3.3 FPGA原型验证流程 | 第67-68页 |
| 4.3.4 代码移植 | 第68-71页 |
| 4.3.5 FPGA硬件验证平台结构 | 第71-72页 |
| 4.3.6 验证结果与分析 | 第72-74页 |
| 本章小结 | 第74-75页 |
| 第五章 结束语 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 作者在学期间取得的学术成果 | 第80页 |