基于FPGA的控制系统高速总线的设计与开发
致谢 | 第1-6页 |
摘要 | 第6-7页 |
Abstract | 第7-9页 |
目录 | 第9-12页 |
1 绪论 | 第12-28页 |
·课题的研究背景及意义 | 第12页 |
·控制系统概述 | 第12-19页 |
·控制系统的体系结构 | 第16-18页 |
·FPGA及其在高速总线中的应用 | 第18-19页 |
·国内外典型控制系统总线特性与技术规格 | 第19-20页 |
·SIEMENS S7-300 | 第19-20页 |
·ROSEMOUNT DeltaV | 第20页 |
·几种通用计算机总线标准 | 第20-25页 |
·VME总线 | 第21-22页 |
·PCI-E | 第22-23页 |
·通用串行总线(USB) | 第23-24页 |
·IEEE1394 | 第24-25页 |
·课题研究内容与创新点 | 第25-26页 |
·论文结构安排 | 第26-28页 |
2 高速总线的总体设计 | 第28-34页 |
·高速总线的架构和组成部分 | 第28-29页 |
·高速总线的功能概述 | 第29-30页 |
·高速总线的设计指标 | 第30-31页 |
·主要技术路线 | 第31页 |
·本章小结 | 第31-34页 |
3 高速总线物理层协议设计 | 第34-50页 |
·低压差分信号电气特性 | 第34-37页 |
·LVDS和M-LVDS电平特性 | 第34-36页 |
·高速总线的拓扑结构 | 第36-37页 |
·高速总线的通信速度 | 第37页 |
·高速总线的通信距离 | 第37页 |
·高速总线系统节点数量 | 第37页 |
·高速总线的同步方式 | 第37-38页 |
·多重相位技术实现位同步 | 第37-38页 |
·8b/10bK码实现字节同步 | 第38页 |
·高速总线的编码方式 | 第38-42页 |
·8b/10b编码机制 | 第38-40页 |
·循环冗余编码差错检测 | 第40-42页 |
·高速总线的多种冗余方式 | 第42-43页 |
·高速总线的总线扩展方式 | 第43-44页 |
·高速总线热插拔设计 | 第44-45页 |
·高速总线的连接件定义 | 第45-46页 |
·信号传输介质 | 第46-48页 |
·本章小结 | 第48-50页 |
4 高速总线数据链路层协议设计 | 第50-58页 |
·高速总线的设备类型及功能 | 第50页 |
·数据链路协议数据单元设计 | 第50-51页 |
·数据传输方式 | 第51页 |
·令牌报文结构 | 第51-52页 |
·链路活动调度器及其功能 | 第52页 |
·链路调度方式 | 第52-53页 |
·数据链路时间的同步 | 第53-54页 |
·链路状态的维护 | 第54-55页 |
·多路径优化选择的网络冗余 | 第55-57页 |
·本章小结 | 第57-58页 |
5 基于FPGA的高速总线实现方式 | 第58-80页 |
·FPGA模块架构概述 | 第58-59页 |
·配置寄存器和状态寄存器设计 | 第59-64页 |
·中断寄存器 | 第62页 |
·时间状态寄存器 | 第62-63页 |
·节点通讯状态寄存器 | 第63-64页 |
·物理层数据发送的实现 | 第64-65页 |
·软件时钟数据恢复模块的设计 | 第65-70页 |
·调度状态机的详细设计 | 第70-73页 |
·发送状态机的详细设计 | 第73-75页 |
·接收状态机的详细设计 | 第75-79页 |
·本章小结 | 第79-80页 |
6 样机开发与测试 | 第80-94页 |
·样机开发 | 第80页 |
·性能指标测试与对比 | 第80-82页 |
·其他各项功能测试与验证 | 第82-91页 |
·普通数据帧通讯功能测试 | 第83页 |
·快速数据帧通讯功能测试 | 第83页 |
·初始化功能测试 | 第83-84页 |
·诊断计数器测试 | 第84-85页 |
·最大帧长度的通信测试 | 第85页 |
·最大发包能力测试 | 第85-86页 |
·最大收包能力测试 | 第86页 |
·链路状态维护测试 | 第86-87页 |
·CPU读取数据时间测试 | 第87-88页 |
·CPU写入数据时间测试 | 第88页 |
·通信误码率的测试 | 第88-89页 |
·在线配置功能测试 | 第89-90页 |
·主设备冗余切换功能测试 | 第90页 |
·广播帧测试 | 第90页 |
·组播地址测试 | 第90-91页 |
·冗余地址测试 | 第91页 |
·本章小结 | 第91-94页 |
7 总结与展望 | 第94-96页 |
参考文献 | 第96-100页 |
作者简历 | 第100页 |