基于PON结构的FC协议芯片验证技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-16页 |
| 第一章 绪论 | 第16-23页 |
| ·研究背景 | 第16页 |
| ·功能验证技术国内外研究现状 | 第16-21页 |
| ·基于模拟的仿真验证方法 | 第17-19页 |
| ·FPGA 原型系统验证方法 | 第19-20页 |
| ·形式验证方法 | 第20-21页 |
| ·文章组织结构 | 第21-23页 |
| 第二章 FC 协议芯片验证执行方案 | 第23-33页 |
| ·引言 | 第23页 |
| ·FC 协议芯片简介 | 第23-27页 |
| ·FC 协议芯片网络互联模型 | 第23-24页 |
| ·FC 协议芯片整体结构框图 | 第24-25页 |
| ·芯片功能分析 | 第25-27页 |
| ·FC 协议芯片层次化验证策略 | 第27-31页 |
| ·设计者级验证 | 第28页 |
| ·单元级验证 | 第28-29页 |
| ·芯片级验证 | 第29页 |
| ·系统级验证 | 第29页 |
| ·验证层次选择 | 第29-31页 |
| ·芯片验证方案 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 基于软件仿真的功能验证 | 第33-58页 |
| ·引言 | 第33-34页 |
| ·基于 RTL 级组网功能仿真验证方法 | 第34-45页 |
| ·测试用例生成方法 | 第36-37页 |
| ·参考模型实现方法 | 第37-42页 |
| ·结果检测方法 | 第42-45页 |
| ·验证平台的整合方法 | 第45页 |
| ·FC 协议芯片仿真验证 | 第45-57页 |
| ·验证计划 | 第46-47页 |
| ·测试用例设计 | 第47-50页 |
| ·仿真验证环境 | 第50-51页 |
| ·验证环境的整合 | 第51-52页 |
| ·仿真过程 | 第52-53页 |
| ·仿真结果与分析 | 第53-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 FPGA 原型验证 | 第58-72页 |
| ·引言 | 第58页 |
| ·ASIC 设计向 FPGA 设计转换 | 第58-63页 |
| ·存储模块 | 第59-60页 |
| ·时钟与门控 | 第60-61页 |
| ·高速数据连接模块 | 第61-62页 |
| ·I/O 单元 | 第62-63页 |
| ·FC 协议芯片 FPGA 原型验证环境 | 第63-68页 |
| ·硬件测试板简介 | 第63-65页 |
| ·验证平台架构 | 第65-66页 |
| ·原型验证操作流程 | 第66-68页 |
| ·验证结果与分析 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 芯片的功能测试 | 第72-84页 |
| ·引言 | 第72-73页 |
| ·测试系统的硬件平台设计 | 第73-76页 |
| ·硬件平台需求分析 | 第73页 |
| ·母板子板设计思想 | 第73-74页 |
| ·硬件平台的总体架构 | 第74-76页 |
| ·测试方案与流程 | 第76-79页 |
| ·测试方案 | 第76-77页 |
| ·测试流程 | 第77-79页 |
| ·测试功能及测试设备 | 第79-80页 |
| ·主要测试功能 | 第79-80页 |
| ·测试主要设备 | 第80页 |
| ·测试结果与分析 | 第80-83页 |
| ·功能与时序测试 | 第80-82页 |
| ·数据传输速率测试 | 第82-83页 |
| ·芯片功耗测试 | 第83页 |
| ·本章小结 | 第83-84页 |
| 第六章 总结 | 第84-86页 |
| ·工作总结 | 第84页 |
| ·不足与期望 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-90页 |
| 攻硕期间取得的研究成果 | 第90-91页 |
