CMOS集成电路ESD保护技术的研究和设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·国内外相关研究 | 第11-12页 |
| ·课题的主要工作 | 第12页 |
| ·本文的结构 | 第12-14页 |
| 第二章 ESD原理和ESD保护器件 | 第14-42页 |
| ·静电的产生和危害 | 第14-15页 |
| ·静电失效模式 | 第15-18页 |
| ·ESD对芯片产生危害的类型 | 第15-16页 |
| ·ESD对芯片危害的表现 | 第16-18页 |
| ·静电放电模型 | 第18-29页 |
| ·人体放电模型(HBM) | 第18-21页 |
| ·机器放电模型(MM) | 第21-22页 |
| ·器件充电模型(CDM) | 第22-24页 |
| ·电场感应模型(FIM) | 第24-25页 |
| ·TLP测试 | 第25-29页 |
| ·ESD测试 | 第29-33页 |
| ·HBM/MM引脚测试组合 | 第29-32页 |
| ·CDM引脚测试组合 | 第32-33页 |
| ·ESD保护器件 | 第33-41页 |
| ·PN结二极管 | 第33-35页 |
| ·MOSFET | 第35-38页 |
| ·SCR | 第38-40页 |
| ·电阻 | 第40-41页 |
| ·本章总结 | 第41-42页 |
| 第三章 OTP存储器芯片及其ESD保护方案 | 第42-53页 |
| ·OTP存储器结构 | 第43-45页 |
| ·ESD保护电路 | 第45-52页 |
| ·I/O与电源之间的ESD保护 | 第46-48页 |
| ·I/O与I/O之间的ESD保护 | 第48-49页 |
| ·VDD与VSS之间的保护 | 第49-52页 |
| ·本章总结 | 第52-53页 |
| 第四章 芯片设计 | 第53-70页 |
| ·制造工艺对ESD的影响 | 第53-59页 |
| ·栅氧化层对ESD的影响 | 第53-54页 |
| ·硅化物对ESD的影响 | 第54-55页 |
| ·LDD对ESD的影响 | 第55-56页 |
| ·掺杂浓度对ESD的影响 | 第56-59页 |
| ·ESD保护电路的版图的特殊措施 | 第59-61页 |
| ·电流分布对称性措施 | 第59-60页 |
| ·电流密度计算 | 第60页 |
| ·保护环 | 第60-61页 |
| ·版图层次的要求 | 第61页 |
| ·芯片整体版图设计 | 第61-63页 |
| ·前仿真、版图寄生参数提取、后仿真 | 第63-68页 |
| ·前仿真 | 第63-64页 |
| ·版图寄生参数提取 | 第64-67页 |
| ·后仿真 | 第67-68页 |
| ·芯片封装 | 第68-69页 |
| ·本章总结 | 第69-70页 |
| 第五章 芯片ESD测试 | 第70-75页 |
| ·ESD故障判断标准 | 第70-71页 |
| ·绝对漏电流(I_off)标准 | 第70页 |
| ·对比观察 | 第70-71页 |
| ·Ⅰ-Ⅴ特性曲线漂移标准 | 第71页 |
| ·ESD测试结果的判读 | 第71-73页 |
| ·ESD测试结果 | 第73-74页 |
| ·本章总结 | 第74-75页 |
| 第六章 总结与展望 | 第75-76页 |
| ·工作总结 | 第75页 |
| ·未来展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间取得的研究成果 | 第79页 |
