基于FPGA的高速数据采集系统的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 高速数据采集的背景和意义 | 第8-9页 |
| 1.2 高速数据采集的国内外研究现状 | 第9-10页 |
| 1.3 论文的内容和结构 | 第10-11页 |
| 第2章 高速数据采集系统的总体设计方案 | 第11-16页 |
| 2.1 系统的技术指标 | 第11页 |
| 2.2 系统的总体设计方案 | 第11-12页 |
| 2.3 系统设计采用的技术手段 | 第12-15页 |
| 2.4 本章小节 | 第15-16页 |
| 第3章 控制模块的设计 | 第16-21页 |
| 3.1 EP4CE6F17C8的介绍 | 第16-18页 |
| 3.2 定制fifo的实现 | 第18-19页 |
| 3.3 Nios Ⅱ处理器的构建 | 第19-20页 |
| 3.4 本章小结 | 第20-21页 |
| 第4章 A/D转换模块的设计 | 第21-33页 |
| 4.1 信号调理电路的设计 | 第21-22页 |
| 4.2 A/D转换电路 | 第22-30页 |
| 4.3 差分信号接收器的设计 | 第30-32页 |
| 4.4 本章小节 | 第32-33页 |
| 第5章 时钟模块的设计 | 第33-48页 |
| 5.1 时钟产生模块 | 第33-43页 |
| 5.2 时钟延时模块 | 第43-47页 |
| 5.3 本章小节 | 第47-48页 |
| 第6章 系统仿真与测试 | 第48-54页 |
| 6.1 ADC组件功能仿真 | 第48-49页 |
| 6.2 系统联调测试 | 第49-52页 |
| 6.3 本章小结 | 第52-54页 |
| 总结与展望 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 个人简介 | 第60-61页 |
