中同步NoC路由器高速低摆幅输入缓存设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·NoC 研究的目的及意义 | 第8-10页 |
| ·SoC 架构遇到的困难 | 第8-9页 |
| ·NoC 架构的特点和优势 | 第9-10页 |
| ·NoC 路由器及低摆幅电路研究现状 | 第10-13页 |
| ·NoC 路由器研究现状 | 第10-12页 |
| ·低摆幅电路研究现状 | 第12-13页 |
| ·论文内容及章节安排 | 第13-15页 |
| 第二章 NoC 架构及关键技术 | 第15-29页 |
| ·NoC 架构 | 第15页 |
| ·NoC 关键技术 | 第15-28页 |
| ·拓扑结构 | 第15-19页 |
| ·时钟策略 | 第19-21页 |
| ·通信协议 | 第21-23页 |
| ·数据格式 | 第23页 |
| ·交换机制 | 第23-24页 |
| ·流控机制 | 第24-25页 |
| ·仲裁策略 | 第25-26页 |
| ·路由算法 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 中同步输入缓存设计 | 第29-41页 |
| ·中同步系统 | 第29-30页 |
| ·中同步路由器 | 第30页 |
| ·中同步接收电路 | 第30-37页 |
| ·中同步接口架构 | 第31页 |
| ·中同步发送器 | 第31-32页 |
| ·中同步接收器 | 第32-34页 |
| ·非理想因素 | 第34-35页 |
| ·中同步接收器实现 | 第35-37页 |
| ·同步 FIFO | 第37-38页 |
| ·中同步输入缓存仿真及综合 | 第38-40页 |
| ·本章小结 | 第40-41页 |
| 第四章 高速低摆幅数据路径设计 | 第41-57页 |
| ·低摆幅技术简介 | 第41-42页 |
| ·MCML 组合逻辑电路 | 第42-46页 |
| ·MCML 锁存器 | 第46-51页 |
| ·低摆幅数据路径设计和仿真 | 第51-55页 |
| ·本章小结 | 第55-57页 |
| 第五章 总结与展望 | 第57-59页 |
| ·总结 | 第57-58页 |
| ·展望 | 第58-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
