数字化大动态多路接收技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究的背景及意义 | 第10-12页 |
| 1.2 论文研究目标及研究内容 | 第12页 |
| 1.2.1 研究目标 | 第12页 |
| 1.2.2 研究内容 | 第12页 |
| 1.3 论文结构 | 第12-14页 |
| 第二章 原理及组成 | 第14-27页 |
| 2.1 数据采集系统的组成 | 第14-15页 |
| 2.2 数字波束形成的基本理论 | 第15-20页 |
| 2.2.1 阵列接收信号模型 | 第15-18页 |
| 2.2.2 均匀加权线列阵 | 第18-19页 |
| 2.2.3 波束形成器 | 第19-20页 |
| 2.3 FPGA的基本理论 | 第20-27页 |
| 2.3.1 FPGA的结构及特点 | 第20-22页 |
| 2.3.2 常用FPGA器件 | 第22-24页 |
| 2.3.3 FPGA的开发流程 | 第24-27页 |
| 第三章 硬件设计 | 第27-41页 |
| 3.1 硬件总体方案设计 | 第27-28页 |
| 3.2 AD芯片选型 | 第28-29页 |
| 3.3 低噪声前级放大电路设计 | 第29-30页 |
| 3.4 AD工作电路设计 | 第30-34页 |
| 3.4.1 电源设计 | 第31-32页 |
| 3.4.2 差分驱动电路设计 | 第32-33页 |
| 3.4.3 采集电路设计 | 第33-34页 |
| 3.5 AD接口电路设计 | 第34-40页 |
| 3.5.1 地址设定 | 第34-35页 |
| 3.5.2 时钟设定 | 第35-37页 |
| 3.5.3 控制信号设定 | 第37页 |
| 3.5.4 通信接口设定 | 第37-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 软件设计 | 第41-55页 |
| 4.1 软件总体方案设计 | 第41页 |
| 4.2 AD读写控制模块 | 第41-52页 |
| 4.2.1 AD7763工作流程 | 第41-42页 |
| 4.2.2 时钟模块 | 第42页 |
| 4.2.3 写数模块 | 第42-47页 |
| 4.2.4 单通道读数模块 | 第47-49页 |
| 4.2.5 多通道读数模块 | 第49-52页 |
| 4.3 FIFO存储器模块 | 第52-53页 |
| 4.4 数字波束形成模块 | 第53-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 调试验证 | 第55-67页 |
| 5.1 调试平台搭建 | 第55-56页 |
| 5.2 数据回放软件 | 第56-57页 |
| 5.3 实验采集结果 | 第57-65页 |
| 5.3.1 单通道采集结果测试 | 第57-61页 |
| 5.3.2 多通道采集结果测试 | 第61-62页 |
| 5.3.3 动态范围测试 | 第62-65页 |
| 5.4 本章小结 | 第65-67页 |
| 第六章 全文总结与展望 | 第67-69页 |
| 6.1 本文主要研究工作 | 第67-68页 |
| 6.2 本文主要创新点 | 第68页 |
| 6.3 可进一步研究的问题 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 附录A 单路读写控制VerilogHDL程序代码 | 第75-82页 |
| 附录B 多路读写控制VerilogHDL程序代码 | 第82-90页 |
| 攻读硕士学位期间发表的论文及参加科研工作情况 | 第90页 |
