首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

片上网络路由器缓存关键技术研究

摘要第4-5页
Abstract第5-6页
第一章 绪论第13-21页
    1.1 选题背景与研究意义第13-15页
        1.1.1 选题背景第13-14页
        1.1.2 研究意义第14-15页
    1.2 NOC缓存研究现状第15-16页
        1.2.1 国外相关研究第15-16页
        1.2.2 国内相关研究第16页
    1.3 NOC缓存技术研究中存在的不足第16-17页
    1.4 论文主要内容和章节安排第17-21页
        1.4.1 论文主要内容第17-18页
        1.4.2 论文章节安排第18-21页
第二章 NoC缓存研究基础与相关技术第21-31页
    2.1 NOC缓存相关基础技术第21-25页
        2.1.1 NoC拓扑结构第21-22页
        2.1.2 NoC路由算法第22-23页
        2.1.3 虚通道技术第23-24页
        2.1.4 仲裁机制第24-25页
    2.2 NOC缓存路由算法第25-27页
    2.3 NOC缓存研究评价指标第27-28页
        2.3.1 网络吞吐率第27页
        2.3.2 平均网络延时第27-28页
        2.3.3 功耗和面积第28页
    2.4 本章小结第28-31页
第三章 基于多端口资源竞争的缓存分配技术第31-41页
    3.1 引言第31页
    3.2 动态分配多端口缓存第31-35页
        3.2.1 NoC典型路由器输入端口结构介绍第32页
        3.2.2 动态分配端口缓存设计第32-34页
        3.2.3 VC状态记录策略第34-35页
    3.3 死锁避免第35-37页
        3.3.1 路由器间死锁的避免第35-36页
        3.3.2 F2F死锁问题第36-37页
    3.4 仲裁机制第37页
        3.4.1 仲裁策略第37页
        3.4.2 仲裁复杂度分析第37页
    3.5 仿真结果与分析第37-40页
    3.6 小结第40-41页
第四章 基于单端口多队列的自适应缓存技术第41-51页
    4.1 引言第41页
    4.2 相关工作第41-42页
    4.3 VC-BUF-ARB路由结构第42-47页
        4.3.1 输入端口体系结构第44页
        4.3.2 VC-BUF-ARB仲裁机制第44-45页
        4.3.3 VC-BUF-ARB路由操作第45-47页
    4.4 路由器硬件消耗和NOC的性能第47-49页
    4.5 小结第49-51页
第五章 基于Flexible缓存和FIFO缓存组合的技术第51-59页
    5.1 引言第51页
    5.2 Flexible和FIFO缓存组合的路由结构第51-56页
        5.2.1 Flexible缓存第51-53页
        5.2.2 输入端口结构分析第53-55页
        5.2.3 回退(loopback,LB)模块第55-56页
    5.3 错误检测和路由算法第56-57页
        5.3.1 错误检测机制第56-57页
        5.3.2 路由算法第57页
    5.4 仿真实验与对比第57-58页
    5.5 小结第58-59页
第六章 总结与展望第59-61页
    6.1 本文主要工作及结论第59-60页
    6.2 研究展望第60-61页
致谢第61-63页
参考文献第63-68页
作者简历第68页

论文共68页,点击 下载论文
上一篇:基于FPGA+DSP的视频目标跟踪系统设计与实现
下一篇:数字信号控制器传导电磁敏感度的温度效应研究