| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景和研究意义 | 第9-10页 |
| 1.2 高速Modem发展历史和现状 | 第10-11页 |
| 1.3 高速Modem的发展趋势 | 第11页 |
| 1.4 本文研究的主要内容 | 第11-13页 |
| 第二章 高速电路信号完整性研究 | 第13-22页 |
| 2.1 信号完整性的定义 | 第13页 |
| 2.2 传输线理论 | 第13-16页 |
| 2.2.1 传输线的定义 | 第13页 |
| 2.2.2 传输线理论基础与特征阻抗 | 第13-15页 |
| 2.2.3 无损耗传输线模型 | 第15-16页 |
| 2.2.4 微带线和带状线 | 第16页 |
| 2.3 反射 | 第16-20页 |
| 2.3.1 反射形成的机理 | 第16-18页 |
| 2.3.2 反射端接的分析 | 第18-20页 |
| 2.4 串扰 | 第20-21页 |
| 2.4.1 串扰的定义 | 第20-21页 |
| 2.4.2 串扰的影响 | 第21页 |
| 2.4.3 减小串扰的常用方法 | 第21页 |
| 2.5 本章小结 | 第21-22页 |
| 第三章 高速Modem硬件电路设计 | 第22-46页 |
| 3.1 高速Modem硬件方案确定 | 第22-24页 |
| 3.1.1 高速Modem功能概述 | 第22页 |
| 3.1.2 高速Modem性能参数 | 第22-23页 |
| 3.1.3 高速Modem硬件方案 | 第23-24页 |
| 3.2 DSP模块设计 | 第24-31页 |
| 3.2.1 DSP芯片的选型 | 第24-26页 |
| 3.2.2 DSP外部存储器接口设计 | 第26-27页 |
| 3.2.3 UART通信接口设计 | 第27-29页 |
| 3.2.4 12C Boot EEPROM设计 | 第29-30页 |
| 3.2.5 EMIF16 NAND Flash接口设计 | 第30-31页 |
| 3.2.6 TI-60仿真连接器设计 | 第31页 |
| 3.3 FPGA模块设计 | 第31-36页 |
| 3.3.1 FPGA芯片选型 | 第31-33页 |
| 3.3.2 FPGA与DSP接口电路设计 | 第33-34页 |
| 3.3.3 JTAG电路设计 | 第34页 |
| 3.3.4 FPGA模块与时钟模块接口 | 第34-35页 |
| 3.3.5 FPGA配置电路 | 第35-36页 |
| 3.4 音频信号处理模块设计 | 第36-45页 |
| 3.4.1 音频芯片选型 | 第37-38页 |
| 3.4.2 滤波电路仿真设计 | 第38-42页 |
| 3.4.3 音频前端电路 | 第42-43页 |
| 3.4.4 音频芯片与DSP的接口设计 | 第43-44页 |
| 3.4.5 音频芯片复位与时钟电路 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 系统电源与时钟设计 | 第46-60页 |
| 4.1 电源模块设计 | 第46-58页 |
| 4.1.1 系统的功耗分析 | 第46-48页 |
| 4.1.2 系统电源模块设计 | 第48-56页 |
| 4.1.3 系统上电时序设计 | 第56-58页 |
| 4.2 时钟电路设计 | 第58-59页 |
| 4.3 本章小结 | 第59-60页 |
| 第五章 系统PCB设计及信号完整性分析 | 第60-71页 |
| 5.1 高速Modem PCB叠层设计 | 第60-62页 |
| 5.1.1 信号线层数确定 | 第60-61页 |
| 5.1.2 电源层地层设计 | 第61页 |
| 5.1.3 叠层结构和参数 | 第61-62页 |
| 5.2 高速Modem PCB布局设计 | 第62-63页 |
| 5.3 高速Modem PCB布线设计 | 第63-65页 |
| 5.4 DDR3高速信号线信号完整性仿真 | 第65-70页 |
| 5.4.1 DDR3高速时钟线电路仿真分析 | 第65-67页 |
| 5.4.2 DDR3数据线串扰仿真分析 | 第67-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-72页 |
| 6.1 论文总结 | 第71页 |
| 6.2 展望 | 第71-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75-76页 |
| 攻读学位期间发表的学术论文和申请专利 | 第76页 |
| 攻读学位期间参加的科研项目 | 第76页 |