高速SerDes测试设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 目录 | 第7-9页 |
| 图表索引 | 第9-11页 |
| 中英文对照表 | 第11-12页 |
| 第1章 绪论 | 第12-24页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 高速SerDes结构 | 第13-17页 |
| 1.2.1 并串转换器/串并转换器模块 | 第14页 |
| 1.2.2 前向反馈均衡器 | 第14-15页 |
| 1.2.3 判决反馈均衡器 | 第15-16页 |
| 1.2.4 时钟数据恢复电路 | 第16页 |
| 1.2.5 测试电路 | 第16-17页 |
| 1.3 国内外研究现状 | 第17-21页 |
| 1.3.1 片上眼开监视 | 第19-20页 |
| 1.3.2 内建自测试 | 第20页 |
| 1.3.3 信号完整性分析(SI) | 第20-21页 |
| 1.4 本文主要工作及内容安排 | 第21-24页 |
| 第2章 高速信号眼图测试 | 第24-46页 |
| 2.1 设计背景 | 第24页 |
| 2.2 眼开监视器设计动机 | 第24-25页 |
| 2.3 相关工作 | 第25-26页 |
| 2.4 眼开监视器测试原理 | 第26-28页 |
| 2.5 眼开监视器电路设计实现 | 第28-38页 |
| 2.5.1 有限状态机实现 | 第31-33页 |
| 2.5.2 D触发器 | 第33-34页 |
| 2.5.3 比较器 | 第34页 |
| 2.5.4 相位旋转器 | 第34-35页 |
| 2.5.5 数模转换电路 | 第35-36页 |
| 2.5.6 异或门 | 第36-37页 |
| 2.5.7 SR锁存器 | 第37-38页 |
| 2.6 实验环境与方法 | 第38-39页 |
| 2.7 实验结果 | 第39-43页 |
| 2.7.1 电路模块仿真 | 第39-41页 |
| 2.7.2 眼图仿真 | 第41-42页 |
| 2.7.3 眼图仿真结果分析 | 第42-43页 |
| 2.8 小结 | 第43-46页 |
| 第3章 SerDes IP测试 | 第46-72页 |
| 3.1 SerDes IP测试结构 | 第46-52页 |
| 3.1.1 测试结构与路径 | 第47-48页 |
| 3.1.2 测试控制寄存器 | 第48-51页 |
| 3.1.3 系数寄存器 | 第51-52页 |
| 3.2 PRBS产生与检测电路 | 第52-59页 |
| 3.2.1 PRBS产生器与检测器概述 | 第53-55页 |
| 3.2.2 电路设计与实现 | 第55-59页 |
| 3.3 核寄存器访问电路 | 第59-65页 |
| 3.3.1 支持串口与JTAG协议的模块设计 | 第60-64页 |
| 3.3.2 ASIC芯片中JTAG与相关电路 | 第64-65页 |
| 3.4 实验方法 | 第65-66页 |
| 3.5 实验结果 | 第66-69页 |
| 3.5.1 模块功能验证 | 第66-67页 |
| 3.5.2 模块时序分析 | 第67-68页 |
| 3.5.3 SerDes IP仿真测试 | 第68-69页 |
| 3.6 相关工作 | 第69-70页 |
| 3.7 小结 | 第70-72页 |
| 第4章 仿真系统测试 | 第72-90页 |
| 4.1 噪声的定义分类 | 第72-77页 |
| 4.1.1 高斯白噪声 | 第73-74页 |
| 4.1.2 码间干扰 | 第74-75页 |
| 4.1.3 串扰 | 第75-77页 |
| 4.2 信号误码率计算分析 | 第77-79页 |
| 4.3 样本容量选取分析 | 第79-81页 |
| 4.4 矩估计量选取分析 | 第81-83页 |
| 4.5 实验环境与方法 | 第83-84页 |
| 4.6 实验结果 | 第84-88页 |
| 4.6.1 噪声模型验证 | 第84-86页 |
| 4.6.2 矩估计量选取对比 | 第86-88页 |
| 4.7 相关工作 | 第88页 |
| 4.8 小结 | 第88-90页 |
| 总结与展望 | 第90-92页 |
| 参考文献 | 第92-98页 |
| 作者攻读硕士期间参加科研工作的情况 | 第98页 |
