高速电路陶瓷封装中的信号完整性问题研究
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9-11页 |
| 1.1.1 集成电路的发展趋势 | 第9-10页 |
| 1.1.2 研究内容的必要性 | 第10-11页 |
| 1.2 课题研究现状与发展趋势 | 第11-13页 |
| 1.2.1 集成电路封装的发展趋势 | 第11-13页 |
| 1.2.2 信号完整性的研究现状与发展趋势 | 第13页 |
| 1.3 论文主要研究内容及框架 | 第13-15页 |
| 2 信号完整性理论 | 第15-38页 |
| 2.1 信号完整性分析概述 | 第15-17页 |
| 2.1.1 高速电路 | 第15页 |
| 2.1.2 信号完整性的定义 | 第15-17页 |
| 2.2 电磁场理论 | 第17-18页 |
| 2.3 传输线理论 | 第18-24页 |
| 2.3.1 传输线等效电路、电报方程及特征阻抗 | 第18-20页 |
| 2.3.2 时延和损耗 | 第20-22页 |
| 2.3.3 微带线和带状线 | 第22-24页 |
| 2.4 反射 | 第24-27页 |
| 2.4.1 形成机理 | 第24-25页 |
| 2.4.2 反射的仿真分析 | 第25-26页 |
| 2.4.3 反射的消除和预防 | 第26-27页 |
| 2.5 串扰 | 第27-32页 |
| 2.5.1 产生机理 | 第27-30页 |
| 2.5.2 串扰的仿真分析 | 第30-31页 |
| 2.5.3 串扰的抑制 | 第31-32页 |
| 2.6 电源分配系统 | 第32-38页 |
| 2.6.1 噪声形成机理及危害 | 第32-33页 |
| 2.6.2 PDN的组成 | 第33-36页 |
| 2.6.3 基于目标阻抗的PDN设计 | 第36-38页 |
| 3 高速电路封装设计方法及仿真 | 第38-45页 |
| 3.1 仿真模型 | 第38-42页 |
| 3.1.1 SPICE模型 | 第38-39页 |
| 3.1.2 IBIS模型 | 第39-41页 |
| 3.1.3 IBIS模型与SPICE模型的对比 | 第41-42页 |
| 3.2 设计方法 | 第42-45页 |
| 3.2.1 传统设计方法 | 第42页 |
| 3.2.2 协同设计方法 | 第42-45页 |
| 4 高速电路封装中的传输结构 | 第45-61页 |
| 4.1 走线拐角 | 第45-47页 |
| 4.1.1 理论分析 | 第45-46页 |
| 4.1.2 拐角的仿真与优化 | 第46-47页 |
| 4.2 过孔 | 第47-54页 |
| 4.2.1 概述 | 第47-48页 |
| 4.2.2 过孔的等效电路 | 第48-49页 |
| 4.2.3 过孔的仿真与优化 | 第49-54页 |
| 4.3 差分传输 | 第54-61页 |
| 4.3.1 概述 | 第54-55页 |
| 4.3.2 差分阻抗 | 第55-56页 |
| 4.3.3 差分传输特性 | 第56页 |
| 4.3.4 差分线分析与优化 | 第56-61页 |
| 5 高速封装设计实例 | 第61-77页 |
| 5.1 设计概况 | 第61-62页 |
| 5.2 设计实现 | 第62-68页 |
| 5.2.1 结构设计 | 第62-64页 |
| 5.2.2 叠层设计 | 第64-65页 |
| 5.2.3 电学设计及走线拓扑 | 第65-68页 |
| 5.3 仿真验证与优化 | 第68-73页 |
| 5.3.1 寄生参数和延时 | 第68-70页 |
| 5.3.2 电源分布网络的性能 | 第70-71页 |
| 5.3.3 信号分布系统的性能 | 第71-73页 |
| 5.4 封装与PCB协同仿真优化 | 第73-75页 |
| 5.5 系统测试验证 | 第75-77页 |
| 结论 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 攻读硕士学位期间发表学术论文情况 | 第81-82页 |
| 致谢 | 第82-84页 |
