基于ARM的PLC指令编译与并行运算数据配置的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题背景以及研究意义 | 第9页 |
| ·国内外 PLC 研究状况 | 第9-11页 |
| ·论文的主要任务 | 第11-12页 |
| 第二章 总体设计思路 | 第12-25页 |
| ·PLC 主机的分析 | 第12-15页 |
| ·PLC 主机的构架 | 第12-13页 |
| ·PLC 主机的运行过程 | 第13-15页 |
| ·新型 PLC 指令分析 | 第15-18页 |
| ·指令编译总体设计思路 | 第18-21页 |
| ·编译目的 | 第18-19页 |
| ·编译方式的分析 | 第19页 |
| ·静态编译设计思路 | 第19-20页 |
| ·动态编译设计思路 | 第20-21页 |
| ·并行运算数据配置设计思路 | 第21-25页 |
| ·PLC 软元件在 ARM 内存储器的分配 | 第21页 |
| ·ARM 和 FPGA 的数据配置 | 第21-25页 |
| 第三章 静态编译设计 | 第25-35页 |
| ·静态编译具体设计 | 第25-32页 |
| ·链表 Line 结构 | 第25-26页 |
| ·逐条指令编译 | 第26-29页 |
| ·行程序模块的划分 | 第29页 |
| ·中断处理 | 第29-30页 |
| ·操作数对应元件映像区的初始化 | 第30-31页 |
| ·PLC 程序中定时器/计数器信息处理 | 第31页 |
| ·编译结果的存放 | 第31-32页 |
| ·静态编译实例 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 第四章 动态编译设计 | 第35-49页 |
| ·动态编译设计 | 第35-47页 |
| ·动态编译原则 | 第35页 |
| ·动态编译详述 | 第35-47页 |
| ·动态编译实例 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 并行运算数据配置的设计 | 第49-56页 |
| ·数据配置环境 | 第49-51页 |
| ·开发环境以及开发工具 | 第49页 |
| ·μC/OS-II 在本系统上的移植 | 第49-51页 |
| ·存储器中数据的配置 | 第51-53页 |
| ·ARM 与 FPGA 通信数据的配置 | 第53-54页 |
| ·任务调度以及任务间通信的设计 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第六章 系统测试 | 第56-65页 |
| ·ARM 编译测试 | 第56-63页 |
| ·通信联调测试 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第七章 结论 | 第65-66页 |
| ·本文工作总结 | 第65页 |
| ·展望及有待完善的工作 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 发表论文和参加科研情况说明 | 第68-69页 |
| 致谢 | 第69页 |
