| 摘要 | 第1-5页 |
| Abstract | 第5-13页 |
| 第一章 引言 | 第13-17页 |
| ·选题依据 | 第13-14页 |
| ·国内外发展现状和研究意义 | 第14-15页 |
| ·论文的主要工作和章节安排 | 第15-17页 |
| ·论文的主要工作 | 第15-16页 |
| ·论文的章节安排 | 第16-17页 |
| 第二章 MIL-STD-1553B 总线协议的介绍 | 第17-27页 |
| ·1553B 总线系统的框架 | 第17-21页 |
| ·总线控制器- BC | 第18-19页 |
| ·总线监视器- BM | 第19-20页 |
| ·远程终端–RT | 第20-21页 |
| ·1553B 总线的数据格式 | 第21-27页 |
| ·编码格式 | 第21-22页 |
| ·字格式 | 第22-25页 |
| ·消息格式 | 第25-27页 |
| 第三章 NiosⅡ嵌入式系统的介绍 | 第27-36页 |
| ·Altera 系统级的 SOPC 开发 | 第27-30页 |
| ·SOPC 硬件系统的实现 | 第28-29页 |
| ·SOPC 开发流程的灵活应用 | 第29-30页 |
| ·NiosⅡ处理器简介 | 第30-33页 |
| ·NiosⅡ处理器的定义 | 第30页 |
| ·NiosⅡ处理器的结构和类型 | 第30-32页 |
| ·NiosⅡ处理器系统简介 | 第32-33页 |
| ·NiosⅡ IDE 集成开发环境简介 | 第33-34页 |
| ·Altera EP1C20 嵌入式系统开发板介绍 | 第34-36页 |
| 第四章 ManchesterⅡ型码的编码器和解码器设计 | 第36-56页 |
| ·1553B 总线接口测试仿真卡的底层系统结构 | 第36-37页 |
| ·ManchesterⅡ编码器的设计 | 第37-44页 |
| ·add_odd 模块的设计 | 第38-39页 |
| ·input_piso 模块的设计 | 第39-40页 |
| ·man_encoder 模块的设计 | 第40-43页 |
| ·ManchesterⅡ编码器的时序验证 | 第43-44页 |
| ·ManchesterⅡ解码器的设计 | 第44-54页 |
| ·sync 模块的设计 | 第47-48页 |
| ·syncw1 模块的设计 | 第48-49页 |
| ·syncw2 模块的设计 | 第49-51页 |
| ·syndw 模块的设计 | 第51-52页 |
| ·sipo 模块的设计 | 第52页 |
| ·ManchesterⅡ解码器的时序验证 | 第52-54页 |
| ·ManchesterⅡ编解码器的联合调试 | 第54-56页 |
| 第五章 NiosⅡ处理器与外设的接口设计 | 第56-66页 |
| ·NiosⅡ处理器与用户定制逻辑的集成 | 第56-57页 |
| ·NiosⅡ处理器与 ManchesterⅡ编码器的集成 | 第57-59页 |
| ·NiosⅡ处理器与 ManchesterⅡ解码器的集成 | 第59-61页 |
| ·NiosⅡ处理器的设计 | 第61-63页 |
| ·测试程序设计介绍 | 第63-64页 |
| ·系统测试结果 | 第64-66页 |
| 第六章 结束语 | 第66-68页 |
| ·论文的总结 | 第66-67页 |
| ·论文的展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 个人简历 | 第71-72页 |
| 攻读硕士学位期间的研究成果 | 第72-73页 |
