正交解码/计数接口IC的设计与仿真
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·研究意义及内容 | 第8-9页 |
| ·研究方案 | 第9页 |
| ·论文结构 | 第9-11页 |
| 第二章 设计方法与设计流程 | 第11-23页 |
| ·数字系统高层次设计 | 第11-19页 |
| ·高层次综合、模拟及测试设计技术 | 第11-13页 |
| ·自顶向下设计方法与设计流程 | 第13-17页 |
| ·硬件描述语言 | 第17-18页 |
| ·高层次设计技术优点 | 第18-19页 |
| ·EDA工具及发展方向 | 第19-23页 |
| ·选用适于 ASIC设计的EDA工具 | 第19-20页 |
| ·ASIC设计有关CAD技术的发展趋势和难题 | 第20-23页 |
| 第三章 LC7708 A1各模块电路的设计 | 第23-37页 |
| ·LC7708 A1功能综述 | 第23-24页 |
| ·数字滤波器 | 第24-25页 |
| ·正交解码器 | 第25-27页 |
| ·位置计数器与位置数据寄存器 | 第27-32页 |
| ·计数器输入模块(counter—in) | 第28页 |
| ·计数器模块(counter) | 第28-30页 |
| ·寄存器控制模块(cache_ctl) | 第30页 |
| ·数据寄存器模块 | 第30-31页 |
| ·禁止逻辑与总线接口 | 第31-32页 |
| ·级联输出模块(cascade_out) | 第32-33页 |
| ·I/O模块 | 第33-37页 |
| ·含有 Schmitt触发器的信号输入滤波模块 | 第33-34页 |
| ·数据的三态输出缓冲模块 | 第34页 |
| ·级联输出缓冲模块 | 第34-35页 |
| ·高低位选择缓冲模块 | 第35页 |
| ·电源和地线的输入输出保护模块 | 第35-37页 |
| 第四章 RTL级代码及功能仿真 | 第37-47页 |
| ·Verilog HDL概述 | 第37页 |
| ·面向综合的RTL代码编写 | 第37-40页 |
| ·RTL级代码的设计风格 | 第38-40页 |
| ·RTL级编码时应注意的问题 | 第40页 |
| ·功能仿真 | 第40-45页 |
| ·测试验证程序的编写 | 第41页 |
| ·使用 ModelSim进行功能仿真 | 第41-45页 |
| ·小结 | 第45-47页 |
| 第五章 逻辑综合门级仿真与布局布线 | 第47-59页 |
| ·逻辑综合 | 第47-52页 |
| ·综合的概念 | 第47页 |
| ·综合的步骤 | 第47-48页 |
| ·面向综合的设计 | 第48页 |
| ·基于 Design Compiler的综合 | 第48-52页 |
| ·门级仿真 | 第52-54页 |
| ·布局布线概述 | 第54页 |
| ·基于 SE的自动布局布线 | 第54-56页 |
| ·小结 | 第56-59页 |
| 第六章 结束语 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 发表论文 | 第65-67页 |
| 致谢 | 第67-69页 |
| 附录 | 第69-72页 |
