| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·研究背景 | 第7-11页 |
| ·片上总线概述 | 第7-8页 |
| ·电子系统级(ESL)设计方法学 | 第8-11页 |
| ·本文的研究目的和主要工作 | 第11页 |
| ·文章结构 | 第11-12页 |
| 第二章 C*core 总线CLB 及VCI 协议 | 第12-28页 |
| ·C*core 总线CLB 协议 | 第12-20页 |
| ·CLB 总线特性 | 第12页 |
| ·CLB 总线信号描述 | 第12-14页 |
| ·基本读写周期 | 第14-19页 |
| ·总线异常控制周期 | 第19页 |
| ·总线仲裁操作 | 第19-20页 |
| ·VCI 协议介绍 | 第20-28页 |
| ·VCI 协议总介 | 第20-22页 |
| ·BVCI 协议介绍 | 第22-28页 |
| 第三章 CLB 总线的电子系统级设计 | 第28-42页 |
| ·整体结构设计 | 第28-29页 |
| ·CLB Initiator Wrapper 的设计 | 第29-32页 |
| ·CLB Initiator Wrapper 的功能描述 | 第29-30页 |
| ·CLB Initiator Wrapper 状态机 | 第30-31页 |
| ·Initiator Wrapper 状态机工作过程 | 第31-32页 |
| ·Target Wrapper 的设计 | 第32-35页 |
| ·Target Wrapper 的功能描述 | 第32-33页 |
| ·CLB Target Wrapper 状态机 | 第33-34页 |
| ·Target Wrapper 状态机的工作过程 | 第34-35页 |
| ·BCU 的设计 | 第35-38页 |
| ·BCU 的功能描述 | 第35-36页 |
| ·BCU 状态机及工作过程 | 第36-38页 |
| ·CLB 时钟设计 | 第38页 |
| ·CLB 仲裁逻辑设计 | 第38-40页 |
| ·CLB 地址译码设计 | 第40页 |
| ·CLB 字节、半字和字的传输设计 | 第40-41页 |
| ·CLB 数据流水传输和猝发传输设计 | 第41-42页 |
| 第四章 仿真平台的建立及结果分析 | 第42-47页 |
| ·仿真平台简介 | 第42-43页 |
| ·仿真验证平台的建立 | 第43-44页 |
| ·结果分析 | 第44-46页 |
| ·结论 | 第46-47页 |
| 第五章总结与展望 | 第47-49页 |
| ·总结 | 第47页 |
| ·展望 | 第47-49页 |
| 附录 | 第49-54页 |
| 参考文献 | 第54-58页 |
| 致谢 | 第58页 |
