| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-13页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外研究现状综述 | 第9-12页 |
| 1.2.1 模数转换器的国外发展现状 | 第9-10页 |
| 1.2.2 流水线ADC的国内外发展现状 | 第10-12页 |
| 1.3 研究的目的和意义 | 第12页 |
| 1.4 本课题研究主要工作及论文结构 | 第12-13页 |
| 第2章 流水线ADC的概述 | 第13-23页 |
| 2.1 流水线ADC的工作原理 | 第13-14页 |
| 2.2 流水线ADC的基本特性 | 第14-17页 |
| 2.2.1 静态特性 | 第14-16页 |
| 2.2.2 动态特性 | 第16-17页 |
| 2.3 流水线ADC性能测试原理 | 第17-19页 |
| 2.3.1 动态参数测试 | 第18-19页 |
| 2.3.2 静态参数测试 | 第19页 |
| 2.4 流水线ADC的结构确定 | 第19-22页 |
| 2.4.1 1.5位/级流水线ADC结构及原理 | 第20-22页 |
| 2.4.2 最后一级2位Flash ADC的结构及原理 | 第22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 流水线ADC关键单元研究与误差分析 | 第23-42页 |
| 3.1 采样保持电路 | 第23-25页 |
| 3.1.1 采样保持电路作用 | 第23-24页 |
| 3.1.2 电容翻转型采样保持电路 | 第24-25页 |
| 3.2 Sub-ADC 电路 | 第25-29页 |
| 3.2.1 Sub-ADC电路的原理 | 第26-27页 |
| 3.2.2 Sub-ADC电路中比较器电路的选择 | 第27-29页 |
| 3.3 Sub-DAC 电路 | 第29页 |
| 3.4 MDAC 电路 | 第29-32页 |
| 3.4.1 1.5位MDAC的分析 | 第30-31页 |
| 3.4.2 MDAC采样电容的取值与逐级递减技术 | 第31-32页 |
| 3.5 流水线ADC中的数字校准技术 | 第32-34页 |
| 3.5.1 数字校准算法推导 | 第32-33页 |
| 3.5.2 数字校准算法实现 | 第33-34页 |
| 3.6 流水线ADC的非理想因素分析 | 第34-41页 |
| 3.6.1 电容误差 | 第35-36页 |
| 3.6.2 运放的增益误差 | 第36-37页 |
| 3.6.3 信号的不完全建立误差分析 | 第37-38页 |
| 3.6.4 时钟抖动引起的误差 | 第38-40页 |
| 3.6.5 开关引起的误差 | 第40-41页 |
| 3.7 本章小结 | 第41-42页 |
| 第4章 流水线ADC电路设计与总体仿真 | 第42-60页 |
| 4.1 S/H电路的设计与仿真 | 第42-48页 |
| 4.1.1 运放的设计与仿真 | 第43-45页 |
| 4.1.2 开关的设计与仿真 | 第45-46页 |
| 4.1.3 时钟产生电路的设计与仿真 | 第46-47页 |
| 4.1.4 S/H电路的整体仿真 | 第47-48页 |
| 4.2 子ADC电路的设计与仿真 | 第48-52页 |
| 4.2.1 比较器的设计与仿真 | 第48-50页 |
| 4.2.2 编码电路的设计 | 第50-51页 |
| 4.2.3 子ADC电路的具体实现与仿真 | 第51-52页 |
| 4.3 Sub-DAC的设计与仿真 | 第52-53页 |
| 4.4 MDAC电路的设计与仿真 | 第53-55页 |
| 4.4.1 运算放大器的设计指标 | 第54-55页 |
| 4.4.2 MDAC电路的整体仿真 | 第55页 |
| 4.5 延迟对准单元和数字逻辑校正电路的设计 | 第55-57页 |
| 4.5.1 延迟对准单元的设计 | 第56页 |
| 4.5.2 数字逻辑校正电路的设计 | 第56-57页 |
| 4.6 流水线ADC的整体仿真 | 第57-59页 |
| 4.7 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |