| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题的来源及研究的目的和意义 | 第10-11页 |
| 1.2 目前国内外研究现状 | 第11-13页 |
| 1.3 课题研究的主要内容 | 第13-14页 |
| 第2章 SOC测试基础 | 第14-23页 |
| 2.1 引言 | 第14页 |
| 2.2 可测性设计技术 | 第14-18页 |
| 2.2.1 可测性基本概念 | 第14-15页 |
| 2.2.2 基于扫描的可测性设计技术 | 第15-18页 |
| 2.3 ITC02 SOC测试基准电路 | 第18-20页 |
| 2.3.1 ITC02的描述格式 | 第18-19页 |
| 2.3.2 利用ITC02搭建SOC层次化测试结构 | 第19-20页 |
| 2.4 IEEE std 1500芯核测试标准 | 第20-22页 |
| 2.4.1 IEEE std 1500原理 | 第20-21页 |
| 2.4.2 硬件结构实现IEEEstd1500标准 | 第21-22页 |
| 2.4.3 软件结构实现IEEEstd1500标准 | 第22页 |
| 2.5 本章小结 | 第22-23页 |
| 第3章 SOC测试控制器的搭建 | 第23-33页 |
| 3.1 引言 | 第23页 |
| 3.2 SOC测试体系结构 | 第23-28页 |
| 3.2.1 基于IEEEstd1500标准搭建测试外壳 | 第23-26页 |
| 3.2.2 TAM测试访问机制 | 第26-27页 |
| 3.2.3 测试调度 | 第27-28页 |
| 3.3 SOC测试规范与测试的软硬件划分 | 第28-29页 |
| 3.4 SOC测试控制器设计 | 第29-32页 |
| 3.5 本章小结 | 第32-33页 |
| 第4章 测试结构的低功耗优化理论及测试优化 | 第33-46页 |
| 4.1 引言 | 第33页 |
| 4.2 测试结构低功耗优化设计 | 第33-42页 |
| 4.2.1 测试结构低功耗优化原理 | 第33-35页 |
| 4.2.2 TAM测试访问机制优化 | 第35-38页 |
| 4.2.3 测试控制器设计优化 | 第38-42页 |
| 4.3 测试向量低功耗优化算法设计 | 第42-45页 |
| 4.3.1 低功耗算法原理 | 第42-43页 |
| 4.3.2 奇偶对分升降序排列算法 | 第43-45页 |
| 4.4 本章小结 | 第45-46页 |
| 第5章 低功耗测试控制器仿真 | 第46-60页 |
| 5.1 引言 | 第46页 |
| 5.2 测试壳(Wrapper)设计仿真 | 第46-53页 |
| 5.2.1 测试壳边界寄存器 | 第46-49页 |
| 5.2.2 测试壳指令寄存器 | 第49-52页 |
| 5.2.3 测试壳旁路寄存器 | 第52-53页 |
| 5.3 测试控制器设计仿真 | 第53-55页 |
| 5.4 测试系统仿真 | 第55-57页 |
| 5.5 实验结果 | 第57-59页 |
| 5.6 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-66页 |
| 攻读学位期间发表的学术论文 | 第66-67页 |
| 致谢 | 第67页 |
