| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景及意义 | 第7页 |
| ·CPU 冗余技术及故障检测概况 | 第7-9页 |
| ·机载数据总线发展概括 | 第9-10页 |
| ·论文研究内容及论文结构 | 第10-11页 |
| ·论文的研究内容 | 第10页 |
| ·论文结构安排 | 第10-11页 |
| 第二章 冗余系统性能分析 | 第11-19页 |
| ·冗余方式性能研究 | 第11-15页 |
| ·几种常见的冗余方式 | 第11页 |
| ·几种常见冗余方式性能分析 | 第11-15页 |
| ·冗余系统无扰动切换 | 第15-17页 |
| ·导致冗余切换发生扰动的原因 | 第15-16页 |
| ·无扰动切换及其性能 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 双 CPU 解析冗余关键技术 | 第19-37页 |
| ·时钟同步技术与信息共享 | 第19-26页 |
| ·时钟同步的相关概念 | 第19页 |
| ·时钟同步的实现机制 | 第19-20页 |
| ·PTP 时钟同步协议 | 第20-22页 |
| ·基于双 CPU 冗余的时钟同步 | 第22-23页 |
| ·协议性能 | 第23-24页 |
| ·信息共享机制研究 | 第24-26页 |
| ·解析冗余故障判断 | 第26-31页 |
| ·解析冗余的概念及方法分类 | 第26-27页 |
| ·基于等价空间的解析冗余故障检测 | 第27-29页 |
| ·双 CPU 冗余系统中的解析冗余实现 | 第29-31页 |
| ·算例分析 | 第31页 |
| ·软件滤波方案研究 | 第31-35页 |
| ·常见滤波方案介绍 | 第32-33页 |
| ·方差软件滤波方案 | 第33-34页 |
| ·线性采集精度校正原理 | 第34-35页 |
| ·差错控制 | 第35-36页 |
| ·已有的差错控制机制 | 第35-36页 |
| ·基于故障等级的反馈重传机制 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第四章 双 CPU 解析冗余通信控制系统设计及实现 | 第37-57页 |
| ·双 DSP 解析冗余通信控制系统设计 | 第37-39页 |
| ·双 DSP 冗余通信控制系统主要功能 | 第38页 |
| ·双 DSP 冗余系统功能设计 | 第38-39页 |
| ·双 DSP 冗余系统硬件实现 | 第39-46页 |
| ·DSP 信息共享模块 | 第39-41页 |
| ·系统输入采集子模块 | 第41-43页 |
| ·主备切换模块 | 第43-44页 |
| ·通信模块 | 第44-46页 |
| ·HS-3282 结构与原理 | 第44-46页 |
| ·通信接口设计 | 第46页 |
| ·双 DSP 冗余系统软件实现 | 第46-55页 |
| ·软件总体设计框图 | 第46-47页 |
| ·数据采集模块 | 第47-49页 |
| ·信息共享模块 | 第49-51页 |
| ·主备式时钟同步算法 | 第50-51页 |
| ·主备式信息交换 | 第51页 |
| ·故障检测模块 | 第51-54页 |
| ·自检故障 | 第52页 |
| ·基于解析冗余的故障检测算法实现 | 第52-53页 |
| ·冗余切换 | 第53-54页 |
| ·控制保护模块 | 第54-55页 |
| ·通信模块 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第五章 总结与展望 | 第57-59页 |
| ·全文总结 | 第57页 |
| ·展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 作者在读期间研究成果 | 第65-67页 |
| 附录 A | 第67-69页 |
| 附录 B | 第69-71页 |