| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 引言 | 第8-17页 |
| ·研究背景 | 第8-10页 |
| ·研究现状 | 第10-15页 |
| ·本论文的主要内容 | 第15-17页 |
| 第二章 VLSI 验证与测试的相关理论 | 第17-36页 |
| ·VLSI 的设计验证 | 第17-20页 |
| ·验证的一般流程 | 第17-19页 |
| ·主要的验证技术 | 第19-20页 |
| ·VLSI 测试的基本理论 | 第20-23页 |
| ·测试的定义 | 第20页 |
| ·测试的分类 | 第20-21页 |
| ·测试技术 | 第21-23页 |
| ·ATPG | 第23页 |
| ·故障模型 | 第23-35页 |
| ·故障和故障模型 | 第23-27页 |
| ·电路模型、测试生成、故障模型和覆盖评估准则的关系 | 第27-28页 |
| ·可测性分析 | 第28-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 电路模型 | 第36-59页 |
| ·电路建模语言 | 第36-43页 |
| ·数字集成电路设计层次 | 第36-37页 |
| ·Verilog HDL 硬件描述语言 | 第37-43页 |
| ·寄存器传输级Verilog HDL 模块 | 第43页 |
| ·行为建模 | 第43-44页 |
| ·已有的电路模型 | 第44-46页 |
| ·条件－结果图模型 | 第46-57页 |
| ·模型及相关约定 | 第47-49页 |
| ·源文件预处理 | 第49-54页 |
| ·模型提取方法 | 第54-57页 |
| ·模型的分析 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第四章 测试生成算法及试验数据 | 第59-74页 |
| ·算法概述 | 第59-61页 |
| ·算法的相关信息 | 第61-64页 |
| ·条件的数据结构 | 第61-62页 |
| ·导出节点的数据结构 | 第62页 |
| ·结果的数据结构 | 第62-64页 |
| ·算法主过程 | 第64-68页 |
| ·主驱动过程 | 第64-65页 |
| ·蕴涵确认过程 | 第65-67页 |
| ·推进过程 | 第67页 |
| ·算法主过程结束机制 | 第67-68页 |
| ·测试序列生成 | 第68页 |
| ·一个简单实例 | 第68-71页 |
| ·算法实验结果分析 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 结论 | 第74-77页 |
| ·本文的主要创新 | 第74页 |
| ·结论 | 第74-75页 |
| ·下一步研究工作 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 作者在读期间发表的论文和获奖情况 | 第81-82页 |
| 致谢 | 第82页 |