基于Berger码的运算电路自检错设计研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景及来源 | 第9-10页 |
| ·国内外研究状况及关键技术 | 第10-13页 |
| ·本文的工作 | 第13页 |
| ·本文的组织 | 第13-15页 |
| 第2章 BErger码检错技术 | 第15-30页 |
| ·原理简介 | 第15页 |
| ·ALU算术/逻辑运算的Berger码关系 | 第15-21页 |
| ·逻辑运算的Berger码关系式 | 第16-17页 |
| ·旋转和移位操作的Berger码关系式 | 第17-18页 |
| ·加法的Berger码关系式 | 第18-20页 |
| ·补码减法的Berger码关系式 | 第20-21页 |
| ·ALU的统一Berger码关系式 | 第21页 |
| ·乘法的Berger码关系式 | 第21-23页 |
| ·Berger码检错电路的结构及错误的应对措施 | 第23-24页 |
| ·BC生成器的结构及规模 | 第24-26页 |
| ·简化Berger码 | 第26-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 ALU的Berger码检错设计 | 第30-46页 |
| ·串行进位ALU | 第30-41页 |
| ·74181结构简介 | 第31-32页 |
| ·Berger码方程的修改 | 第32-34页 |
| ·各项的具体实现 | 第34-40页 |
| ·Berger码累加器的布局 | 第40-41页 |
| ·先行进位 ALU | 第41-45页 |
| ·结构改造 | 第41-43页 |
| ·流水线结构 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 阵列乘/除法器的Berger码检错设计 | 第46-57页 |
| ·二进制补码阵列乘法器的结构 | 第46-49页 |
| ·广义全加器 | 第47-49页 |
| ·乘法阵列的搭建 | 第49页 |
| ·补码阵列乘法器的Berger码检错 | 第49-51页 |
| ·Booth阵列乘法器的Berger码检错 | 第51-53页 |
| ·阵列除法器的Berger码检错 | 第53-56页 |
| ·本章小结 | 第56-57页 |
| 第5章 补码阵列乘法器的仿真 | 第57-64页 |
| ·编码实现与综合 | 第57-58页 |
| ·仿真测试 | 第58-63页 |
| ·功能验证 | 第59页 |
| ·运算电路单一故障注入仿真 | 第59-61页 |
| ·检测电路单一故障注入仿真 | 第61-62页 |
| ·随机故障注入仿真 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69页 |
