总线编码算法与功耗动态管理研究
| 第1章 绪论 | 第1-14页 |
| 第1节 研究背景 | 第6-7页 |
| 第2节 功耗是集成电路发展的动力 | 第7-8页 |
| 第3节 集成电路的现状与问题 | 第8-9页 |
| ·集成电路的现状 | 第8页 |
| ·功耗问题是SoC面临的挑战 | 第8-9页 |
| 第4节 CMOS集成电路功耗的来源 | 第9-11页 |
| ·漏电功耗 | 第9-10页 |
| ·短路功耗 | 第10页 |
| ·开关容性功耗 | 第10-11页 |
| 第5节 功耗评估 | 第11-12页 |
| ·峰值功耗 | 第12页 |
| ·平均功耗 | 第12页 |
| 第6节 研究目的与意义 | 第12页 |
| 第7节 论文章节安排 | 第12-14页 |
| 第2章 SoC低功耗技术现状与分类 | 第14-26页 |
| 第1节 从设计抽象层次的角度划分 | 第14页 |
| 第2节 从具体设计流程上划分 | 第14-18页 |
| ·功耗优化工具介绍 | 第15-16页 |
| ·工具简要流程 | 第16页 |
| ·工具常见的优化方法 | 第16-17页 |
| ·功耗计算 | 第17-18页 |
| 第3节 规范制定阶段 | 第18-22页 |
| ·模块的划分 | 第18页 |
| ·电源电路的选择与管理 | 第18-19页 |
| ·处理器的选择 | 第19-21页 |
| ·IP的选择 | 第21-22页 |
| ·接口电路设计 | 第22页 |
| 第4节 编写RTL代码 | 第22-24页 |
| ·编码技术 | 第23-24页 |
| ·结构优化 | 第24页 |
| 第5节 其他降低功耗的设计 | 第24-25页 |
| ·布局布图 | 第24-25页 |
| ·封装 | 第25页 |
| ·软件优化 | 第25页 |
| 第6节 本章小结 | 第25-26页 |
| 第3章 总线功耗优化算法 | 第26-39页 |
| 第1节 SoC总线特性 | 第26-27页 |
| 第2节 总线低功耗算法现状 | 第27页 |
| 第3节 改进的SoC总线低功耗算法1 | 第27-33页 |
| ·主设备功耗环与从设备功耗环 | 第27-28页 |
| ·总线编码算法描述 | 第28-30页 |
| ·总线解码算法描述 | 第30页 |
| ·电路结构 | 第30-31页 |
| ·算法分析 | 第31-33页 |
| ·测试与结果 | 第33页 |
| 第4节 改进的SOC总线低功耗算法2 | 第33-38页 |
| ·主设备子算法与从设备子算法 | 第34-35页 |
| ·总线编码算法描述 | 第35-36页 |
| ·总线解码算法描述 | 第36-37页 |
| ·电路结构 | 第37页 |
| ·测试与结果 | 第37-38页 |
| 第5节 总线部分小结 | 第38-39页 |
| 第4章 安全芯片的功耗动态管理设计 | 第39-52页 |
| 第1节 概念与现状 | 第39-41页 |
| ·传统的电源管理 | 第39页 |
| ·动态电源管理 | 第39-40页 |
| ·工作频率管理 | 第40页 |
| ·策略与限制 | 第40-41页 |
| 第2节 安全终端SoC功耗管理设计 | 第41-51页 |
| ·安全芯片总体架构 | 第41-42页 |
| ·动态时钟调节的设计 | 第42-46页 |
| ·DVS的初步设计方案 | 第46-48页 |
| ·算法描述 | 第48-49页 |
| ·设计与仿真 | 第49-50页 |
| ·分析与讨论 | 第50-51页 |
| 第3节 本章小结 | 第51-52页 |
| 第5章 总结与展望 | 第52-54页 |
| 第1节 论文总结 | 第52页 |
| 第2节 研究课题展望 | 第52-54页 |
| 参考文献 | 第54-58页 |
| 附录 | 第58-63页 |
| 附录A 图目录 | 第58-59页 |
| 附录B 表目录 | 第59-60页 |
| 附录C 总线编码简介 | 第60-62页 |
| 附录D 获奖与论文发表情况 | 第62-63页 |
| 致谢 | 第63页 |
