| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第10-21页 |
| 1.1 集成电路的发展 | 第10-13页 |
| 1.2 MOS器件面临的挑战 | 第13-15页 |
| 1.3 高k栅介质Ge MOS器件的研究意义 | 第15-16页 |
| 1.4 高k栅介质Ge MOS器件研究的进展 | 第16-19页 |
| 1.5 本文的主要工作及内容安排 | 第19-21页 |
| 2 Ge MOS器件制备工艺及性能表征 | 第21-32页 |
| 2.1 Ge MOS器件制备工艺 | 第21-26页 |
| 2.2 栅介质薄膜性能表征 | 第26-27页 |
| 2.3 MOS器件电学特性表征 | 第27-31页 |
| 2.4 本章小结 | 第31-32页 |
| 3 叠层高k栅介质全耗尽GeOI pMOSFET阈值电压模型 | 第32-44页 |
| 3.1 引言 | 第32页 |
| 3.2 器件结构和模型建立 | 第32-37页 |
| 3.3 模拟结果分析与讨论 | 第37-43页 |
| 3.4 本章小结 | 第43-44页 |
| 4 掺杂Zr基氮氧化物栅介质Ge MOS界面特性研究 | 第44-51页 |
| 4.1 引言 | 第44-45页 |
| 4.2 样品制备 | 第45-46页 |
| 4.3 样品测试及结果分析 | 第46-49页 |
| 4.4 本章小结 | 第49-51页 |
| 5 ZrLaON栅介质La含量的优化及等离子体表面钝化研究 | 第51-62页 |
| 5.1 引言 | 第51页 |
| 5.2 样品制备 | 第51-52页 |
| 5.3 ZrLaON栅介质La含量的优化研究 | 第52-55页 |
| 5.4 ZrLaON栅介质等离子体表面钝化研究 | 第55-60页 |
| 5.5 本章小结 | 第60-62页 |
| 6 总结与展望 | 第62-65页 |
| 6.1 全文总结 | 第62-63页 |
| 6.2 工作展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-72页 |
