高速链路电源噪声引起的误码率分析
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 信号完整性概述 | 第16-17页 |
| 1.2 课题的研究内容 | 第17-18页 |
| 1.3 国内外研究现状 | 第18页 |
| 1.4 论文组织结构 | 第18-20页 |
| 第二章 DDR SDRAM综述 | 第20-26页 |
| 2.1 DDR SDRAM的发展 | 第20-21页 |
| 2.2 DDR4特点介绍 | 第21-26页 |
| 2.2.1 伪漏极开路电平 | 第21-22页 |
| 2.2.2 DDR4端接方式 | 第22-23页 |
| 2.2.3 动态参考电平 | 第23-24页 |
| 2.2.4 点对点访问机制 | 第24-25页 |
| 2.2.5 三维堆叠技术 | 第25-26页 |
| 第三章 高速电路信号完整性简述 | 第26-42页 |
| 3.1 链路体系结构与部件 | 第26-29页 |
| 3.1.1 链路拓扑结构 | 第26-28页 |
| 3.1.2 发送器 | 第28-29页 |
| 3.1.3 接收器 | 第29页 |
| 3.2 眼图 | 第29-34页 |
| 3.2.1 眼图的定义 | 第29-30页 |
| 3.2.2 眼图模板 | 第30-31页 |
| 3.2.3 误码率 | 第31-32页 |
| 3.2.4 误码率眼图 | 第32-34页 |
| 3.3 无源通道噪声分析 | 第34-39页 |
| 3.3.1 反射 | 第34-36页 |
| 3.3.2 串扰 | 第36-38页 |
| 3.3.3 符号间干扰 | 第38-39页 |
| 3.4 电源噪声分析 | 第39-42页 |
| 3.4.1 PDN的组成 | 第39-40页 |
| 3.4.2 电源噪声的产生 | 第40-41页 |
| 3.4.3 电源噪声的预防 | 第41-42页 |
| 第四章 高速并行链路的误码率分析 | 第42-62页 |
| 4.1 快速时域仿真技术介绍 | 第42-46页 |
| 4.1.1 单位脉冲响应法 | 第42-43页 |
| 4.1.2 双边沿响应法 | 第43-45页 |
| 4.1.3 多边沿响应法 | 第45-46页 |
| 4.2 基于SBR法的峰值畸变分析 | 第46-48页 |
| 4.2.1 线性系统 | 第46页 |
| 4.2.2 峰值畸变法原理 | 第46-48页 |
| 4.3 电源噪声与串扰及符号间干扰的分离计算 | 第48-51页 |
| 4.3.1 电源噪声的分离机理 | 第48-50页 |
| 4.3.2 信号噪声分离可行性证明 | 第50-51页 |
| 4.4 伪随机二进制序列 | 第51-52页 |
| 4.5 仿真电路概述 | 第52-54页 |
| 4.5.1 通道噪声仿真电路 | 第52-53页 |
| 4.5.2 电源噪声仿真电路 | 第53-54页 |
| 4.6 误码率眼图算法实现 | 第54-62页 |
| 4.6.1 无源通道的误码率实现 | 第54-58页 |
| 4.6.2 电源噪声的处理 | 第58-62页 |
| 第五章 软件设计与说明 | 第62-68页 |
| 5.1 软件设计简述 | 第62-64页 |
| 5.1.1 软件使用流程 | 第62-63页 |
| 5.1.2 软件开发环境 | 第63页 |
| 5.1.3 软件界面介绍 | 第63-64页 |
| 5.2 仿真实例示意 | 第64-66页 |
| 5.3 仿真结果分析 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
