基于AMBA总线的多端口DDR2控制器的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 研究内容 | 第15-18页 |
| 第二章 背景知识 | 第18-34页 |
| 2.1 AMBA总线介绍 | 第18-24页 |
| 2.1.1 AXI总线协议 | 第18-21页 |
| 2.1.2 AHB总线协议 | 第21-23页 |
| 2.1.3 APB总线协议 | 第23-24页 |
| 2.2 DDR介绍 | 第24-34页 |
| 2.2.1 DDR SDRAM简介 | 第25-26页 |
| 2.2.2 DDR组成结构 | 第26-27页 |
| 2.2.3 DDR2工作原理 | 第27-34页 |
| 第三章 多端口DDR2控制器的设计与实现 | 第34-54页 |
| 3.1 设计方法及流程 | 第34-35页 |
| 3.2 功能简介 | 第35页 |
| 3.3 系统应用 | 第35-36页 |
| 3.4 特征描述 | 第36-37页 |
| 3.5 模块结构 | 第37-38页 |
| 3.6 各模块设计实现 | 第38-52页 |
| 3.6.1 多端口模块 | 第38-45页 |
| 3.6.2 内存协议控制器模块 | 第45-50页 |
| 3.6.3 DDR内存物理层模块及物理层操作模块 | 第50-52页 |
| 3.7 时钟、复位和初始化管理 | 第52-53页 |
| 3.8 本章小结 | 第53-54页 |
| 第四章 多端口DDR2控制器的仿真与验证 | 第54-72页 |
| 4.1 验证计划 | 第54页 |
| 4.2 控制器模块级验证 | 第54-64页 |
| 4.2.1 验证流程 | 第54-56页 |
| 4.2.2 验证环境 | 第56页 |
| 4.2.3 验证平台的搭建与测试 | 第56-60页 |
| 4.2.4 验证方法 | 第60-61页 |
| 4.2.5 激励策划 | 第61-62页 |
| 4.2.6 验证结果 | 第62-64页 |
| 4.3 控制器系统级验证 | 第64-68页 |
| 4.3.1 虚拟平台 | 第65页 |
| 4.3.2 仿真环境 | 第65-66页 |
| 4.3.3 验证平台搭建以及模块的集成 | 第66-67页 |
| 4.3.4 虚拟平台验证项策划 | 第67页 |
| 4.3.5 系统级验证结果 | 第67-68页 |
| 4.4 FPGA验证 | 第68-71页 |
| 4.4.1 验证流程 | 第69页 |
| 4.4.2 验证平台搭建 | 第69页 |
| 4.4.3 用于FPGA验证的物理层模块 | 第69-71页 |
| 4.4.4 激励策划 | 第71页 |
| 4.5 本章小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-78页 |
| 作者简介 | 第78-79页 |
