| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略语对照表 | 第10-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 背景和意义 | 第14页 |
| 1.2 IC验证方法发展简介 | 第14-17页 |
| 1.2.1 高级验证语言SystemVerilog | 第14-15页 |
| 1.2.2 基于面向对象的验证方法学 | 第15-17页 |
| 1.3 课题来源 | 第17页 |
| 1.4 本文主要内容与章节安排 | 第17-20页 |
| 第二章 UVM验证机制分析 | 第20-34页 |
| 2.1 UVM验证方法学与组件 | 第20-23页 |
| 2.2 UVM通信机制 | 第23-28页 |
| 2.2.1 UVM中的TLM(Transaction-Level Modeling) | 第24页 |
| 2.2.2 事务级建模Transaction | 第24-28页 |
| 2.3 UVM其他重要机制 | 第28-33页 |
| 2.3.1 Phase机制 | 第28-30页 |
| 2.3.2 Config_db机制 | 第30页 |
| 2.3.3 Sequence机制 | 第30-32页 |
| 2.3.4 寄存器模型 | 第32-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 显控输入模块分析与覆盖率驱动的验证流程设计 | 第34-42页 |
| 3.1 显控输入模块分析 | 第34-36页 |
| 3.1.2 数据接收 | 第34页 |
| 3.1.3 格式转换 | 第34-36页 |
| 3.1.4 时序检查 | 第36页 |
| 3.1.5 数据缓冲 | 第36页 |
| 3.2 视频输入接口时序与显控输入模块功能分析 | 第36-37页 |
| 3.3 显控输入模块验证策略与流程 | 第37-40页 |
| 3.3.1 验证功能点 | 第38页 |
| 3.3.2 验证激励的加载与正确性分析 | 第38-39页 |
| 3.3.3 验证流程 | 第39-40页 |
| 3.4 本章小结 | 第40-42页 |
| 第四章 显控输入模块验证平台的搭建 | 第42-72页 |
| 4.1 验证平台架构与数据流 | 第42-44页 |
| 4.2 验证组件的实现 | 第44-68页 |
| 4.2.1 事物级建模（TLM） | 第44-46页 |
| 4.2.2 虚拟接口（vi_vif/cpu_vif） | 第46页 |
| 4.2.3 驱动器（vi_driver/cpu_driver） | 第46-49页 |
| 4.2.4 监视器（vi_monitor/cpu_monitor） | 第49-54页 |
| 4.2.5 参考模型（vi_modle） | 第54-61页 |
| 4.2.6 计分板（vi_scoreboard） | 第61-63页 |
| 4.2.7 序列产生器（virtual_sequence/virtual_sequencer） | 第63-65页 |
| 4.2.8 激励（vi_test/vi_case） | 第65-66页 |
| 4.2.9 顶层（vi_top） | 第66-68页 |
| 4.3 覆盖率（coverage） | 第68-70页 |
| 4.3.1 功能覆盖率 | 第68-69页 |
| 4.3.2 代码覆盖率 | 第69页 |
| 4.3.3 覆盖组（covergroup） | 第69-70页 |
| 4.4 本章小结 | 第70-72页 |
| 第五章 显控输入模块验证结果分析 | 第72-80页 |
| 5.1 验证结果分析 | 第73-77页 |
| 5.1.1 标准VESA格式数据输入 | 第73-74页 |
| 5.1.2 标准TV格式数据输入 | 第74页 |
| 5.1.3 标准VESA格式18位色视频数据输入 | 第74-75页 |
| 5.1.4 错误分辨率的VESA和TV数据输入 | 第75页 |
| 5.1.5 行缓冲器处理错误 | 第75-77页 |
| 5.1.6 中断错误 | 第77页 |
| 5.2 覆盖率统计 | 第77-78页 |
| 5.2.1 代码覆盖率 | 第77-78页 |
| 5.2.2 功能覆盖率 | 第78页 |
| 5.3 本章小结 | 第78-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 6.1 总结 | 第80-81页 |
| 6.2 展望 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 致谢 | 第84-86页 |
| 作者简介 | 第86-87页 |
