| 摘要 | 第5-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第13-29页 |
| 1.1 研究工作的背景与意义 | 第13-20页 |
| 1.2 逐次逼近型ADC研究现状 | 第20-27页 |
| 1.3 本文的主要贡献与创新 | 第27-28页 |
| 1.4 本论文的结构安排 | 第28-29页 |
| 第二章 SARADC低功耗理论基础 | 第29-52页 |
| 2.1 ADC主要性能参数 | 第29-33页 |
| 2.1.1 DNL和INL | 第29-31页 |
| 2.1.2 失调误差和增益误差 | 第31-32页 |
| 2.1.3 无杂散动态范围和总谐波失真 | 第32页 |
| 2.1.4 信噪比、信噪失真比和有效位数 | 第32-33页 |
| 2.1.5 功耗优值 | 第33页 |
| 2.2 ADC转换速率与输入信号带宽 | 第33-37页 |
| 2.3 SARADC基本原理和主要电路单元 | 第37-48页 |
| 2.3.1 SARADC基本原理 | 第37-39页 |
| 2.3.2 SARADC主要电路模块 | 第39-47页 |
| 2.3.3 SARADC功耗分析 | 第47-48页 |
| 2.4 ADC输入信号特征与ADC功耗分析 | 第48-50页 |
| 2.5 SARADC有效功耗 | 第50-51页 |
| 2.6 本章小结 | 第51-52页 |
| 第三章 SARADC低功耗技术研究 | 第52-87页 |
| 3.1 SARADC功耗建模 | 第53-61页 |
| 3.1.1 SARADC平均功率定义 | 第53-55页 |
| 3.1.2 SARADC功耗建模 | 第55-61页 |
| 3.2 低压设计技术 | 第61-66页 |
| 3.2.1 低压低漏电数字电路 | 第62-63页 |
| 3.2.2 低压低功耗比较器设计技术 | 第63-66页 |
| 3.3 压缩感知采样 | 第66-78页 |
| 3.3.1 压缩感知采样的背景 | 第66-68页 |
| 3.3.2 压缩感知采样原理 | 第68-73页 |
| 3.3.3 压缩感知SARADC | 第73-78页 |
| 3.4 功耗调制型逐次逼近算法 | 第78-85页 |
| 3.4.1 功耗调制型逐次逼近算法 | 第79-81页 |
| 3.4.2 Power-ShapingSARADC功耗建模 | 第81-85页 |
| 3.5 本章小结 | 第85-87页 |
| 第四章 功耗调制SARADC设计与验证 | 第87-120页 |
| 4.1 Power-ShapingSARADC架构与时序设计 | 第87-94页 |
| 4.1.1 Power-ShapingSARADC设计指标 | 第87-89页 |
| 4.1.2 ADC架构设计 | 第89-94页 |
| 4.2 电路单元设计 | 第94-109页 |
| 4.2.1 采样开关与混频器 | 第94-97页 |
| 4.2.2 DAC设计 | 第97-104页 |
| 4.2.3 比较器设计 | 第104-108页 |
| 4.2.4 逻辑电路设计 | 第108-109页 |
| 4.3 电路仿真与版图 | 第109-116页 |
| 4.3.1 电路前仿真结果 | 第109-111页 |
| 4.3.2 版图设计和后仿真结果 | 第111-116页 |
| 4.4 测试结果 | 第116-118页 |
| 4.4.1 测试方案 | 第116页 |
| 4.4.2 测试结果和结果分析 | 第116-118页 |
| 4.5 本章小结 | 第118-120页 |
| 第五章 全文总结与展望 | 第120-123页 |
| 5.1 全文总结 | 第120-121页 |
| 5.2 后续工作展望 | 第121-123页 |
| 致谢 | 第123-124页 |
| 参考文献 | 第124-135页 |
| 攻读博士学位期间取得的成果 | 第135页 |
