| 学位论文的主要创新点 | 第3-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 论文研究背景 | 第8-10页 |
| 1.1.1 集成电路行业的发展 | 第8-9页 |
| 1.1.2 EDA工具的发展 | 第9-10页 |
| 1.2 论文选题及意义 | 第10-11页 |
| 1.3 论文主要内容及结构 | 第11-12页 |
| 第二章 时钟树基本理论 | 第12-24页 |
| 2.1 时钟信号基本概念 | 第12-14页 |
| 2.1.1 时钟延迟 | 第12-13页 |
| 2.1.2 时钟不确定性 | 第13-14页 |
| 2.2 时钟偏移对时序的影响 | 第14-17页 |
| 2.2.1 建立时间和保持时间 | 第14-16页 |
| 2.2.2 时钟偏移与建立时间 | 第16-17页 |
| 2.2.3 时钟偏移与保持时间 | 第17页 |
| 2.3 时钟树结构类型 | 第17-21页 |
| 2.3.1 H树结构 | 第18-19页 |
| 2.3.2 X树结构 | 第19页 |
| 2.3.3 平衡二叉树结构 | 第19-20页 |
| 2.3.4 网状型结构 | 第20-21页 |
| 2.3.5 鱼骨型结构 | 第21页 |
| 2.4 门控时钟 | 第21-22页 |
| 2.5 本章小结 | 第22-24页 |
| 第三章 基于SoC Encounter的布图规划和布局 | 第24-42页 |
| 3.1 设计导入 | 第24-29页 |
| 3.1.1 数据准备与输入 | 第25-26页 |
| 3.1.2 多模式多端角环境建立 | 第26-28页 |
| 3.1.3 多阈值电压设计 | 第28-29页 |
| 3.2 布图规划 | 第29-37页 |
| 3.2.1 确定芯片尺寸 | 第30-31页 |
| 3.2.2 I/O pin的摆放 | 第31页 |
| 3.2.3 宏单元的摆放 | 第31-33页 |
| 3.2.4 物理单元的插入 | 第33-34页 |
| 3.2.5 电源规划 | 第34-37页 |
| 3.3 布局 | 第37-40页 |
| 3.4 本章小结 | 第40-42页 |
| 第四章 基于28nm工艺ASIC芯片的时钟树综合 | 第42-60页 |
| 4.1 时钟树综合流程 | 第42-43页 |
| 4.2 时钟定义 | 第43-44页 |
| 4.3 时钟树约束文件 | 第44-48页 |
| 4.3.1 手动时钟树综合拓扑结构 | 第44-45页 |
| 4.3.2 自动时钟树综合拓扑结构 | 第45-47页 |
| 4.3.3 宏单元时钟端口设置 | 第47页 |
| 4.3.4 时钟组定义 | 第47页 |
| 4.3.5 时钟树布线规则定义 | 第47-48页 |
| 4.4 时钟树综合参数设置 | 第48-51页 |
| 4.4.1 驱动单元的选择 | 第48-50页 |
| 4.4.2 最大时钟偏移MaxSkew的设置 | 第50页 |
| 4.4.3 时钟树布线规则 | 第50-51页 |
| 4.5 分步时钟树综合策略 | 第51-54页 |
| 4.6 布线 | 第54-55页 |
| 4.6.1 全局布线 | 第54-55页 |
| 4.6.2 详细布线 | 第55页 |
| 4.7 结果对比与分析 | 第55-59页 |
| 4.8 本章小结 | 第59-60页 |
| 第五章 总结与展望 | 第60-62页 |
| 5.1 总结 | 第60-61页 |
| 5.2 展望 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 发表论文与参加科研情况 | 第66-68页 |
| 1. 发表论文情况 | 第66页 |
| 2. 参与科研情况 | 第66-68页 |
| 附录 | 第68-76页 |
| 致谢 | 第76页 |