基于四核LEON3处理器芯片的逻辑综合拓扑技术的研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题的研究背景和意义 | 第9-12页 |
| 1.1.1 集成电路的发展 | 第9-10页 |
| 1.1.2 集成电路规模带来的挑战 | 第10-12页 |
| 1.2 LEON3处理器芯片简介 | 第12页 |
| 1.3 本文的主要工作及结构 | 第12-15页 |
| 第2章 逻辑综合的拓扑技术 | 第15-29页 |
| 2.1 基本概念及原理 | 第15-17页 |
| 2.2 数据准备 | 第17-19页 |
| 2.2.1 输入和输出 | 第17-18页 |
| 2.2.2 物理约束信息 | 第18-19页 |
| 2.3 层次化逻辑综合流程 | 第19-23页 |
| 2.3.1 第一阶段 | 第20-22页 |
| 2.3.2 第二阶段 | 第22-23页 |
| 2.4 L4P芯片的综合设计 | 第23-28页 |
| 2.4.1 生成初始门级网表 | 第23-24页 |
| 2.4.2 芯片设计规划 | 第24-26页 |
| 2.4.3 生成优化门级网表 | 第26-27页 |
| 2.4.4 结果对比分析 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 优化布线拥塞问题的RCO算法 | 第29-41页 |
| 3.1 LSP芯片中遇到的布线拥塞问题 | 第29-31页 |
| 3.2 传统的布线拥塞问题修复方法 | 第31-33页 |
| 3.2.1 宏单元区域形成的布线拥塞 | 第31-33页 |
| 3.2.2 标准单元区域形成的布线拥塞 | 第33页 |
| 3.3 优化布线拥塞问题的RCO算法 | 第33-37页 |
| 3.4 布线拥塞修复对比分析 | 第37-39页 |
| 3.4.1 LSP芯片优化前后布线拥塞对比 | 第37-38页 |
| 3.4.2 传统修复方法与RCO算法对比分析 | 第38-39页 |
| 3.5 本章小结 | 第39-41页 |
| 第4章 L4P芯片的物理设计 | 第41-61页 |
| 4.1 物理设计流程 | 第41-46页 |
| 4.1.1 平面化物理设计 | 第43-44页 |
| 4.1.2 层次化物理设计 | 第44-46页 |
| 4.2 L4P芯片的物理设计 | 第46-58页 |
| 4.2.1 芯片设计规划 | 第46-50页 |
| 4.2.2 子模块物理设计 | 第50-55页 |
| 4.2.3 顶层物理设计 | 第55-58页 |
| 4.3 L4P芯片的物理设计结果分析 | 第58-59页 |
| 4.4 本章小结 | 第59-61页 |
| 结论 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 附录 | 第65-67页 |
| 攻读硕士学位期间所发表的学术论文 | 第67-69页 |
| 致谢 | 第69页 |
