0.13微米CMOS逻辑工艺和片上集成无源器件的开发
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第6-7页 |
| 第一章 0.13微米技术平台介绍 | 第7-19页 |
| 1.1 半导体工艺技术的发展 | 第7-15页 |
| 1.1.1 半导体器件的发展 | 第7-8页 |
| 1.1.2 集成电路关键尺寸的发展 | 第8-9页 |
| 1.1.3 集成电路金属互连工艺的发展 | 第9-10页 |
| 1.1.4 片上螺旋电感技术 | 第10-13页 |
| 1.1.5 半导体技术的发展趋势 | 第13-15页 |
| 1.2 0.13微米技术平台背景简介 | 第15页 |
| 1.3 0.13微米技术平台的技术构成 | 第15-16页 |
| 1.4 0.13微米技术平台的技术方案 | 第16-19页 |
| 第二章 0.13微米CMOS逻辑工艺开发 | 第19-42页 |
| 2.1 有源区和浅槽隔离结构工艺开发 | 第19-30页 |
| 2.1.1 STI光刻 | 第19-21页 |
| 2.1.2 STI刻蚀 | 第21-30页 |
| 2.2 栅结构工艺开发 | 第30-36页 |
| 2.2.1 Gate poly的光刻 | 第30-32页 |
| 2.2.2 Gate poly的刻蚀 | 第32-34页 |
| 2.2.3 spacer的刻蚀 | 第34-36页 |
| 2.3 接触孔工艺开发 | 第36-41页 |
| 2.3.1 接触孔光刻 | 第37页 |
| 2.3.2 接触孔刻蚀 | 第37-41页 |
| 2.4 本章小结 | 第41-42页 |
| 第三章 铝金属互连工艺开发 | 第42-51页 |
| 3.1 铝金属工艺开发 | 第42-46页 |
| 3.1.1 METAL1光刻工艺开发 | 第42-43页 |
| 3.1.2 METAL2光刻工艺开发 | 第43-44页 |
| 3.1.3 METAL层刻蚀工艺开发 | 第44-46页 |
| 3.2 通孔工艺开发 | 第46-50页 |
| 3.2.1 通孔光刻工艺开发 | 第46-48页 |
| 3.2.2 通孔刻蚀工艺开发 | 第48-50页 |
| 3.3 本章小结 | 第50-51页 |
| 第四章 铜金属互连工艺开发 | 第51-57页 |
| 4.1 铜后道工艺开发总述 | 第51页 |
| 4.2 M6的工艺开发 | 第51-52页 |
| 4.3 VT1和VT2的工艺开发 | 第52-53页 |
| 4.4 MT的工艺开发 | 第53-54页 |
| 4.5 MTT的工艺开发 | 第54-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第五章 片上集成无源器件的开发与测试 | 第57-71页 |
| 5.1 电感特性与结构参数的关系 | 第57-63页 |
| 5.1.1 电感值 | 第57-60页 |
| 5.1.2 品质因子(Q值) | 第60-63页 |
| 5.2 电感RF测试结果 | 第63-70页 |
| 5.2.1 单端传统电感 | 第63-66页 |
| 5.2.2 渐变单端电感 | 第66页 |
| 5.2.3 叠层串联电感 | 第66-68页 |
| 5.2.4 差分电感 | 第68-69页 |
| 5.2.5 加屏蔽层的电感 | 第69-70页 |
| 5.3 电感测试结果汇总 | 第70页 |
| 5.4 本章小结 | 第70-71页 |
| 第六章 总结 | 第71-73页 |
| 6.1 项目研究成果 | 第71页 |
| 6.2 前景与展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-78页 |
